RISC-V等精簡指令集架構（ISA）比復雜指令集架構更高效，并且占用資源更少。工業物聯網（IIoT）應用通常不僅需要模塊之間具有高度連接性和協作水平，還需要保持較低成本以及降低功耗。Terasic T-Core FPGA MAX 10開發板圍繞針對基于RISC-V設計的IntelMAX 10 FPGA構建，提供了一套綜合硬件設計平臺，是控制面或數據路徑應用中用于經濟高效設計的一款出色的開發解決方案，通過高水準的可編程邏輯來實現其設計靈活性。

工業物聯網應用中的網關

物聯網（IoT）網關將眾多傳感器讀數（通常使用模擬、數字或簡單的串行通信）組合并橋接到更高級別的串行通信通道（如簡單的UART）、更復雜的通道（如I2C或SSI，乃至CAN、USB或以太網）。這種橋接通常會進行一些本地計算，這樣就不需要將原始數據發送到云端，而是在傳感器讀數超出范圍時便發送通知。

用于這類物聯網橋接的開發平臺需要極大的靈活性——在傳感器端支持各種模擬輸入、通用輸入和簡單串行通信；在管理端提供更高級別的通信（如I2C和SSI）——同時還提供用于數據處理的計算和存儲能力。

這種橋接類型的一款理想目標開發板是Terasic Technologies T-Core FPGA MAX 10開發板。MAX 10 FPGA可以部署許多標準串行接口可編程邏輯元件，還可以托管RISC-V內核來執行處理任務，并且還帶有一個板外QSPI閃存設備，用于源代碼和數據存儲。該FPGA具有雙ADC，最多有10個針腳用于傳感器讀數。該開發板有12個I/O針腳，可用于通用用途或用作I2C或SSI通信通道。

在Terasic T-Core FPGA MAX 10開發板上實現橋接應用的RISC-V

在開發板上實現高效的RISC-V處理器，可謂非常契合物聯網橋的許多關鍵要求，此舉最關鍵的方面包括在功率和處理方面實現更高的效率、更低的成本、廣泛的協議靈活性和強大的安全性。

高效率

RISC-V ISA的基本優點之一就是其處理效率。簡單的CPU操作無需特殊的處理器寄存器即可直接使用內存，從而提高了速度并減少了所需的內存占用。利用緩存子系統，頻繁使用的位置會自動可用，并且訪問時間更短，從而帶來了快速專門寄存器訪問的優勢，無需進行復雜、低效的編程。

網關通過較低的功耗和較小的代碼空間而受益于這種優勢。而且，網關是高度數據傳輸密集型的，因為數據包通常僅僅是被傳輸、分解或縫合在一起。從一種協議更改為另一種協議所需的處理很少，這樣就使高效的內存搬運成為關鍵優勢。更高效的處理還有助于實現面向AI的網關功能，以識別異常事件，并在潛在問題變成真正問題之前對其進行預測。

靈活性和協議支持

網關在協議、操作系統以及物理連接和模塊化結構方面需要靈活。RISC-V開源架構讓支持各種協議和適應不斷變化的需求變得容易。通過訪問外圍驅動程序和堆棧的源代碼以及相關協議，可以輕松地在開發過程中甚至部署后根據需要對其進行修改。這使外圍設備便于模塊化，使得協議能夠隨著行業標準的變化輕松互換、更新或增強，這樣就可以延長IIoT網關的生命周期，并降低整體系統部署成本，這是IIoT實施中的關鍵因素。

安全性

實現信任根需要基于RISC-V硬件的安全性，而信任根是任何強大的安全系統的基礎。信任根是眾多安全相關功能（例如安全啟動、加密計算、安全密鑰和證書存儲）的已知安全起點。信任根通常通過用于保護安全數據和外圍功能、實現篡改保護、生成密鑰并為應用軟件提供安全更新的專門硬件提供支持。當系統需要云存儲時，網關可以使用受信任的加密標準來保護往返于云的數據。

利用可用于加密、解密、證書管理和安全數據通信協議的開源實現，開發人員可以訪問所有與安全性相關的代碼，從而使測試和驗證設計的穩健性更加容易。此外，開源環境的另一個好處是，能夠根據特定的應用需求自定義和升級代碼，而無需等待第三方開發和發布定期更新。

總結

隨著IIoT環境產生新的應用和收入流，網關將繼續發展。隨著它們變得越來越復雜，將需要額外的處理能力，這意味著還需要在網關內進行更多的數據處理，以盡可能減少發送到云的數據流量。Terasic T-Core FPGA MAX 10開發板可為開發人員提供所需的工具，為這些數據密集型應用設計經濟高效的單芯片解決方案。隨套件提供的開箱即用型RISC-V支持有助于滿足當前和未來物聯網網橋所需的效率、靈活性和安全性。

該發布文章為獨家原創文章，轉載請注明來源。對于未經許可的復制和不符合要求的轉載我們將保留依法追究法律責任的權利。

審核編輯 ：李倩