色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

探究關于FPGA的DDS設計方案

FPGA之家 ? 來源:博客園 ? 作者:郝旭帥 ? 2021-06-10 17:54 ? 次閱讀

基于FPGA的DDS設計方案1 DDS技術簡介隨著電子技術的不斷發展,傳統的頻率合成技術逐漸不能滿足人們對于頻率轉換速度、頻率分辨率等方面的追求,直接數字頻率合成技術應運而生。

直接數字頻率合成技術(DDS) 是把一系列數據量形式的信號通過D/A轉換器轉換成模擬量形式的信號合成技術。DDS具有很多優點,比如:頻率轉換快、頻率分辨率高、相位連續、低功耗、低成本與控制方便。

DDS技術滿足了人們對于速度穩定性的需求,但是在一些控制較為復雜的系統中,DDS專用芯片不能很好的貼合要求。利用現場可編程門陣列(FPGA)實現DDS具有很大的靈活性,基本能滿足現在通信系統的使用要求。

2 DDS結構原理2.1 基本結構 DDS基本結構框圖主要由參考頻率源、相位累加器、ROM查找表、DAC轉換器、低通濾波器等構成。

相位累加器以一定的步長做累加, 而波形函數存儲在ROM查找表中, 將相位累加器輸出的相位值作為地址,尋找存儲在ROM查找表中的波形函數的幅度值,從而完成相位到幅值的轉換。其中,參考頻率源一般是一個晶體振蕩器,要求具有高穩定性,用于DDS中各部件之間的同步。

2.2 基本原理

cea46aee-c9c7-11eb-9e57-12bb97331649.png

DDS Core結構圖

上圖為DDS Core結構圖,?θ是相位增量(對應圖1中的頻率控制字K),B?θ 為相位累加器的位數,clk是參考時鐘(對應圖1中的參考頻率源),A1、D1構成積分器(相位累加器),θ(n)是相位累加器輸出的相位,Q1為量化器,用于將相位累加器位數與查找表地址之間的匹配,?(n)為查找表輸入地址,B?(n) 為查找表輸入地址位數,T1為查找表。

下面介紹DDS設計過程中常用到的公式,主要是輸出頻率公式及其變形。

輸出頻率

相位增量

頻率分辨率

相位累加器位數

3 基于FPGA的 DDS實現For example:

設計一個參考時鐘為100MHz,頻率分辨率要求能夠達到0.03Hz,輸出sin信號頻率為5.00000005MHz、查找表地址12位;

理論分析:

已知頻率分辨率?f與參考時鐘f_clk,帶入相位累加器位數公式計算

B?θ = 31.634318

由于位數為整數,取整數32,所以實際的頻率分辨率為

?f = 0.023283064365386962890625Hz

將其帶入相位增量公式計算,取整數

?θ = 21474836694.7483648≈21474836

相位累加器輸出32位,而查找表輸入地址為12位,取相位累加器高12位作為查找表輸入地址

3.1 利用RTL實現DDS使用matlab產生sin?(θ)數據,θ?[0,π],點數為2^12=4096,并保存在FPGA的memory中。

wid = 12;

len = 2^wid;

amp = 10000;

t=0:2*pi/len:2*pi - 2*pi/len;

y = round(sin(t)*amp);

plot(y);

相位累加器就是一個積分器,很容易用FPGA實現。最終FPGA仿真結果如下,clk為參考時鐘,phase為相位累加器輸出,addr為查找表地址,cos_i、sin_q為信號輸出。

3.2 利用Xlinx DDS IP實現上述已經對DDS理論進行了詳細概述,利用Xlinx DDS IP實現上述例子相對容易的多,只需要填入對應的參數信息

需要注意的是,輸入相位端口S_AXIS_PHASE與輸出信號端口M_AXIS_DATA的格式,通過設計界面的Information查看,CHAN_0_POFF為初始相位,沒有特殊要求一般設置為0,CHAN_0_PINC為相位增量?θ。

4 DDS用途DDS用途非常廣泛,后續會利用Xlinx DDS IP設計一些有趣的信號,例如線性調頻信號、非重復掃描系統等。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21796

    瀏覽量

    605238
  • DDS
    DDS
    +關注

    關注

    21

    文章

    636

    瀏覽量

    152850
  • 累加器
    +關注

    關注

    0

    文章

    50

    瀏覽量

    9475
  • xlinx
    +關注

    關注

    0

    文章

    5

    瀏覽量

    4503

原文標題:基于FPGA的DDS設計方案

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA加上DAC902做DDS時候,出現DAC902的時鐘串擾進我輸出的波形中的問題怎么解決?

    我用FPGA加上DAC902做DDS時候,,經常出現DAC902的時鐘串擾進我輸出的波形中的問題。我DAC902的時鐘給的100M,我對DDS的輸出波形進行FFT后,一直都可以看到100M的諧波分量,導致我輸出波形抖動。。。求
    發表于 01-22 06:39

    DDS通信中間件——DCPS規范(下)

    DDS通信中間件——DCPS規范(下)本期還是DCPS規范,填上期沒有聊完的QoS的坑。本系列文章將包括以下內容陸續更新:1.DDS規范概述2.DCPS規范解讀3.DDS-XTypes與IDL解讀
    的頭像 發表于 11-27 11:47 ?333次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規范(下)

    LM4890采用差分設計方案,為什么沒有聲音?怎么解決?

    1、LM4890采用差分設計方案(如下圖),為什么沒有聲音?怎么解決? 2、采用差分方案設計的功放能用非差分輸出或普通音頻輸出?
    發表于 11-05 06:33

    Xilinx DDS IP核的使用和參數配置

    用RAM實現一個DDS,從原理上來說很簡單,在實際使用的時候,可能沒有直接使用官方提供的IP核來的方便。這個博客就記錄一下,最近使用到的這個DDS IP。
    的頭像 發表于 10-25 16:54 ?1309次閱讀
    Xilinx <b class='flag-5'>DDS</b> IP核的使用和參數配置

    DDS通信中間件——DCPS規范(上)

    DDS通信中間件——DCPS規范(上)本篇文章繼續和大家分享一下對DDS這套規范的理解。預期本系列文章將包括以下內容陸續更新:1.DDS規范概述2.DCPS規范解讀3.DDS-XTyp
    的頭像 發表于 09-26 08:08 ?669次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規范(上)

    車載通信與DDS標準解讀系列(5):DDS-Security

    本文將從DDS系統安全風險分析切入,對系統的實現的認證、訪問控制、加密環節等安全機制做介紹。
    的頭像 發表于 07-19 10:55 ?4040次閱讀
    車載通信與<b class='flag-5'>DDS</b>標準解讀系列(5):<b class='flag-5'>DDS</b>-Security

    基于FPGA的CCD工業相機系統設計

    基于FPGA的CCD工業相機系統設計是一個綜合性的項目,它結合了硬件電路設計、FPGA編程以及圖像處理技術。以下是一個詳細的系統設計方案,包括設計概述、硬件架構、FPGA編程要點以及部
    的頭像 發表于 07-17 11:24 ?1327次閱讀

    電磁頻譜管理系統設計方案

    智慧華盛恒輝電磁頻譜管理系統設計方案是一個綜合性的項目,旨在有效地管理和利用電磁頻譜資源,確保各種無線通信服務的順暢進行,并避免頻譜資源的沖突和浪費。以下是一個基于當前技術和應用需求的電磁頻譜管理
    的頭像 發表于 07-15 16:40 ?524次閱讀

    UPS系統設計方案解讀

    UPS的應用場景日趨多樣化,每個場景都有其獨特的需求,對應不同的方案。UPS系統方案指南繼續上新,本文將聚焦UPS設計方案展開講述。
    的頭像 發表于 06-26 10:06 ?899次閱讀
    UPS系統<b class='flag-5'>設計方案</b>解讀

    基于FPGA的SPI Flash控制器的設計方案

    Flash控制器的設計方案,并用VHDL實現。編寫的SPI Flash控制器IP核在Modelsim 6.5g上進行了功能仿真,在FPGA開發板上進行了測試驗證,可作為功能模塊應用于SOC芯片
    發表于 06-03 10:13

    時間同步對DDS實時性能的影響#DDS #TSN #時間敏感網絡

    網絡DDS
    北匯信息POLELINK
    發布于 :2024年05月30日 10:38:03

    DDS重要特性之--以數據為中心#DDS

    數據中心DDS
    北匯信息POLELINK
    發布于 :2024年05月20日 18:18:28

    TSN和DDS測試解決方案

    北匯信息提供的TSN/DDS測試系統,測試工具鏈多樣化:提供Vector、TSN Systems、Spirent、臻融科技全套測試解決方案,滿足不同測試場景下的實際需求。
    的頭像 發表于 05-10 09:29 ?664次閱讀
    TSN和<b class='flag-5'>DDS</b>測試解決<b class='flag-5'>方案</b>

    基于FPGA的FIR數字濾波器設計方案

    FPGA元器件在高速并行處理和數據傳輸中有獨特優勢,FPGA正在前端信號處理中越來越多地代替ASIC和DSP。我們需要的就是這種設計周期短,功能密度高,重組時間短的元器件。
    發表于 04-28 17:43 ?3908次閱讀
    基于<b class='flag-5'>FPGA</b>的FIR數字濾波器<b class='flag-5'>設計方案</b>

    基于FPGADDS正弦信號發生器的設計和實現

    電子發燒友網站提供《基于FPGADDS正弦信號發生器的設計和實現.pdf》資料免費下載
    發表于 03-24 09:34 ?8次下載
    主站蜘蛛池模板: 蜜臀亚洲AV永久无码精品老司机 | 亚洲香蕉视频在线播放 | 小妇人电影免费完整观看2021 | 日韩内射美女人妻一区二区三区 | 国产亚洲精品久久久久苍井松 | 专干老肥熟女视频网站300部 | 国产69精品久久久久观看软件 | 中文字幕 亚洲 有码 在线 | 久99久热只有精品国产99 | 国产亚洲AV精品无码麻豆 | 三八成人网 | 成人在线小视频 | 亚洲成人综合在线 | 香蕉精品国产自在现线拍 | 俄罗斯19girl video9| 狠狠色狠狠色综合日日小说 | 性西欧俄罗斯极品 | 一一本之道高清手机在线观看 | 浴室里强摁做开腿呻吟的漫画男男 | 无限资源在线观看完整版免费下载 | 美女的隐私蜜桃传媒免费看 | 2020精品极品国产色在线 | 亚洲午夜性春猛交XXXX | 有人有片的观看免费视频 | 伊人久久青草青青综合 | 少女10声大哥喊退色狼 | 青柠在线观看免费全集 | 无码人妻精品一区二区蜜桃色 | 男男gaygay拳头 | 久久亚洲精品AV成人无 | 日本边添边摸边做边爱边 | 强开少妇嫩苞又嫩又紧九色 | 暖暖视频免费高清在线观看 视频 | 在线欧美精品一区二区三区 | 国产午夜精品理论片久久影视 | 韩国甜性涩爱 | 国产成人在线播放 | 国产成人精品在视频 | 久久热在线视频精品1 | 国产视频这里只有精品 | 偷拍久久国产视频免费 |