擴頻技術是一種信息傳輸處理技術。通過擴頻使信號功率相當均勻的分布在很寬的頻率范圍內，具有類似于白噪聲的統計特性，使得該系統有很強的抗干擾性能、高保密性、低截獲概率性及良好的碼分多址通信性能。擴頻系統的這些優良性能，使得它在很多對信道帶寬利用率要求不高的場合得到廣泛的應用，本文就是一個關于深井通信的實現系統。

設計背景

根據擴頻碼控制的調制參數不同，擴頻方式可分為：直接序列擴頻（DS-SS），跳頻擴頻（FH-SS）和跳時擴頻（TH-SS）。本文介紹的系統采用的就是直接擴頻，直接序列擴頻通信是通過在發送端將數據信號和更高數據速率的位序列或填充碼組合而實現的。填充碼是冗余位組合，其可根據擴展率將用戶數據分段。當該位信號發送時，可以增加信號抗干擾的能力。如果在這種組合中有一個或多個位在傳輸過程中發生錯誤，那么由于發送的冗余性，原始數據也可以被恢復出來。圖1為直擴系統的組成原理框圖。由信源輸出的信號a（t）是碼元持續時間為Ta的信息流，偽隨機碼產生器產生的偽隨機碼為c（t），每一偽隨機碼寬度或者切普（Chip）寬度為Tc。將信碼a（t）與偽隨機碼c（t） 進行模二加，產生一速率與偽隨機碼速率相同的擴頻序列，然后再用擴頻序列去調制載波，這樣就得到已擴頻調制的射頻信號。

在接收端，接收到的擴頻信號經高放和混頻后，用于發端同步的偽隨機序列對中頻的擴頻調制信號進行相關解擴，將信號的頻帶恢復為信息序列a（t）的頻帶，為中頻調制信號。然后再進行解調，恢復出所傳輸的信息a（t），從而完成信息的傳輸。對于干擾信號和噪聲而言，由于與偽隨機序列不相關，在相關解擴器的作用下，相當于進行了一次擴頻。干擾信號和噪聲頻譜被擴展后，其譜密度減低，這樣就大大降低了進入信號通頻帶內的干擾功率，使解調器的輸入信噪比和輸出信噪比提高，從而提高了系統的抗干擾能力。

本文介紹的是一個井下通信系統。煤礦井下巷道和采掘工作面空間狹窄，大都呈隧道狀，采煤工作面長可達幾百米，而礦井巷道長可達數千米甚至十幾千米，寬、高僅為幾米。作業點分散，人員流動性大，環境中存在著大量的有爆炸危險的一氧化碳，瓦斯及煤塵等空氣混合體，事故隱患極大。因此，建立完善的煤礦井下無線和移動通信系統對于提高礦井現代化生產、安全和管理水平有著非常重要的意義。

目前我國煤礦井下移動通信的主要方式有動力線載波通信、感應通信、漏泄通信以及中低頻無線電。動力線載波通信在傳輸距離，通話清晰度和抗干擾能力上都無法適應現代化礦井的需要。感應通信目前在我國部分煤礦得到使用，但通話質量和通信距離都不夠理想。漏泄通信不能覆蓋到井下的每個地方。

為了減少地質條件對無線通信信號的衰減，通常采用低頻通信直至超低頻通信。中低頻通信穿透能力強，如用超低頻信號可穿透巖層幾百米，可在大面積范圍內對深處的坑道實施指揮與控制，加上它對電離層擾動不敏感，即使發生大爆炸也不會嚴重干擾它，這使它在極端惡劣環境條件下成為提供大面積應急指揮控制通信的一種重要手段，在緊急情況發生時，能夠迅速有效地與井下的工作人員進行通訊。所以本系統就是采用這種通信方式，中頻信號僅22Hz。

系統原理框圖

圖2和圖3分別為發射機原理框圖和接收機原理框圖，信號首先從計算機發出，通過數字調制板擴頻編碼后轉換為模擬信號，模擬信號放大后送到天線發射出去。接收機是發射機的逆過程，模擬信號從天線接收下來后先進行放大，然后送入數字解調板轉換為數字信號后解擴，解擴后的信號送入協議處理板，協議處理板用于實現選呼，群呼及廣播協議的實現，圖中LCD顯示板用于信息的顯示。數字調制板和數字解調板是整個系統的核心，分別進行擴頻調制和解調，解調是調制的逆過程，二者結構相似，硬件電路也大同小異，只是輸入和輸出互換，所以本文主要介紹數字調制板。

數字調制板的硬件結構框圖 數字調制板的硬件結構框圖如圖4所示。

數字調制板從計算機接收數據并接收來自天線的狀態信息，主要完成對信號的擴頻編碼調制，調制后的信號經數模轉換和放大濾波后送入下一級功放電路。計算機和調制器間采用SPI口進行數據傳輸，擴頻編碼調制采用turbo碼，來自天線的狀態信息用于指示天線的短路或斷路等通信狀態。 該模塊的核心部分是FPGA，對數據的處理都是在此芯片內完成。數據從計算機的SPI口輸入，處理后經DAC8501變為模擬信號，再經OPA348放大后輸出。FPGA配置了JTAG下載口，用于調試程序時使用。AS下載口是在程序調試完成后，通過該口將程序寫入FPGA的專用配置芯片EPCS64中，EPCS64中的內容掉電后不會丟失，以后上電后程序就會自動下載進FPGA中。晶振提供系統時鐘，為了增強驅動能力，所以加了片7404。

主要模塊的電路設計

系統的核心芯片FPGA依據編寫程序所需資源適當選取，本系統選用EP2C35，EP2C35是ALTERA公司cyclone‖系列FPGA。CycloneII FPGA采用TSMC 90nm Low-K工藝，1.2V內核電壓，比cyclone系列成本降低30%，邏輯容量多三倍，成本大約是相競爭的低成本FPGA的一半，而速度快50％以上。EP2C35的邏輯單元為33216個，M4K RAM塊105個，RAM480K，嵌入式18×18乘法器35個，鎖相環4個，可以滿足設計需要。

SPI是串行外圍設備接口，是一種高速的、全雙工、同步串行外設接口。它可以使MCU與各種外圍設備以串行方式進行通信以交換信息。該接口一般使用4條線：串行時鐘線SCK，主機輸入/從機輸出數據線MISO，主機輸出/從機輸入數據線MOSI和低電平有效的從機選擇線SS。由于SPI系統總線接口簡單，可以節省很多常規電路中的接口器件和I/O口線，提高設計的可靠性。所以當傳輸速度要求不是太高時，使用SPI總線可以簡化電路設計，提高系統的性能。圖5 給出了SPI接口電路原理圖。

JTAG是一種國際標準測試協議（IEEE 1149.1兼容），主要用于芯片內部測試?，F在多數的高級器件如DSP、FPGA器件等都支持JTAG協議。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數據輸入和數據輸出線。JTAG編程方式是在線編程，方便調試，從而大大加快工程進度。JTAG下載電路如圖6所示。

AS是主動串行編程模式，在AS模式下，POF數據流直接下載到基于Flash的串行設備中。因為FPGA是基于SRAM架構的，掉電以后，所有存儲在SRAM中的配置數據都會丟失，所以每次上電必須重新加載，很不方便。EPCS64本質上是一塊專用flash，用于保存FPGA的配置信息，它在掉電后，里面內容不會丟失，在FPGA上電的時候，自動從配置芯片 里面讀出配置內容，這樣上電后即可使用。所以當設計完成后通常將程序通過AS口固化到片外配置芯片，以后每次上電后程序就會自動下載進FPGA中，圖7給出了連接電路。

數模轉換器和運算放大器分別選 用TI公司的DAC8501和OPA348。DAC8501是16比特串行輸入數模轉換器，帶寬350KHZ，工作電壓2.7V～5.5V，只有8 個管腳，體積很小，非常適合本次 設計要求。OPA348是一種具有極低功耗的放大器，供電電流只有45 A，帶寬1MHZ，工作電壓2.1V～5.5V，SOT23-8封裝，外圍電路簡單，調試方便。電路原理圖如圖8所示。

總結

本文介紹了一個采用擴頻編碼技術的井下通信系統，并對其調制器部分的硬件電路做了簡單介紹。其實這可以看作是一個簡單的通信系統模型，發送端進行編碼調制，接收端進行譯碼，利用編碼來擴展待傳輸的信號帶寬，以換取信噪比上的好處，從而可以在較低的信噪比下正確地傳送信息。該系統模型完全可以移植到其它設計上去，基本結構不變，只是數模轉換器和模數轉換器及放大器要依據新系統的帶寬等要求來選擇，FPGA也應依據新系統所需資源來選擇合適的型號，編碼也可以選用BCH碼或LDPC碼等其它碼，還可以視系統需要而加入RS232接口或USB接口等其它接口電路。

責任編輯：gt