電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC 就圍繞這些問(wèn)題進(jìn)行研究。最基本的干擾抑制技術(shù)是屏蔽、濾波、接地。它們主要用來(lái)切斷干擾的傳輸途徑。廣義的電磁兼容控制技術(shù)包括抑制干擾源的發(fā)射和提高干擾接收器的敏感度，但已延伸到其他學(xué)科領(lǐng)域。

本規(guī)范重點(diǎn)在單板的 EMC 設(shè)計(jì)上，附帶一些必須的 EMC 知識(shí)及法則。在印制電路板設(shè)計(jì)階段對(duì)電磁兼容考慮將減少電路在樣機(jī)中發(fā)生電磁干擾。問(wèn)題的種類包括公共阻抗耦合、串?dāng)_、高頻載流導(dǎo)線產(chǎn)生的輻射和通過(guò)由互連布線和印制線形成的回路拾取噪聲等。

在高速邏輯電路里，這類問(wèn)題特別脆弱，原因很多：

1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；

2、信號(hào)頻率較高，通過(guò)寄生電容耦合到步線較有效，串?dāng)_發(fā)生更容易；

3、信號(hào)回路尺寸與時(shí)鐘頻率及其諧波的波長(zhǎng)相比擬，輻射更加顯著。

4、引起信號(hào)線路反射的阻抗不匹配問(wèn)題。

1、總體概念及考慮

1、五一五規(guī)則，即時(shí)鐘頻率到 5MHz 或脈沖上升時(shí)間小于 5ns，則 PCB 板須采用多層板。

2、不同電源平面不能重疊。

3、公共阻抗耦合問(wèn)題。

模型：

VN1＝I2ZG 為電源 I2 流經(jīng)地平面阻抗 ZG 而在 1 號(hào)電路感應(yīng)的噪聲電壓。

由于地平面電流可能由多個(gè)源產(chǎn)生，感應(yīng)噪聲可能高過(guò)模電的靈敏度或數(shù)電的抗擾度。

解決辦法：

①模擬與數(shù)字電路應(yīng)有各自的回路，最后單點(diǎn)接地；

②電源線與回線越寬越好；

③縮短印制線長(zhǎng)度；

④電源分配系統(tǒng)去耦。

4、減小環(huán)路面積及兩環(huán)路的交鏈面積。

5、一個(gè)重要思想是：PCB 上的 EMC 主要取決于直流電源線的 Z

2、布局

下面是電路板布局準(zhǔn)則：

1、晶振盡可能靠近處理器

2、模擬電路與數(shù)字電路占不同的區(qū)域

3、高頻放在 PCB 板的邊緣，并逐層排列

4、用地填充空著的區(qū)域

3、布線

1、電源線與回線盡可能靠近，最好的方法各走一面。

2、為模擬電路提供一條零伏回線，信號(hào)線與回程線小與 5：1。

3、針對(duì)長(zhǎng)平行走線的串?dāng)_，增加其間距或在走線之間加一根零伏線。

4、手工時(shí)鐘布線，遠(yuǎn)離 I/O 電路，可考慮加專用信號(hào)回程線。

5、關(guān)鍵線路如復(fù)位線等接近地回線。

6、為使串?dāng)_減至最小，采用雙面＃字型布線。

7、高速線避免走直角。

8、強(qiáng)弱信號(hào)線分開(kāi)。

4、屏蔽

1 屏蔽>模型：

屏蔽效能 SE(dB)＝反射損耗 R(dB)＋吸收損耗 A(dB)

高頻射頻屏蔽的關(guān)鍵是反射，吸收是低頻磁場(chǎng)屏蔽的關(guān)鍵機(jī)理。

2、工作頻率低于 1MHz 時(shí)，噪聲一般由電場(chǎng)或磁場(chǎng)引起，(磁場(chǎng)引起時(shí)干擾，一般在幾百赫茲以內(nèi))，1MHz 以上，考慮電磁干擾。單板上的屏蔽實(shí)體包括變壓器、傳感器、放大器、DC/DC 模塊等。更大的涉及單板間、子架、機(jī)架的屏蔽。

3、靜電屏蔽不要求屏蔽體是封閉的，只要求高電導(dǎo)率材料和接地兩點(diǎn)。電磁屏蔽不要求接地，但要求感應(yīng)電流在上有通路，故必須閉合。磁屏蔽要求高磁導(dǎo)率的材料做封閉的屏蔽體，為了讓渦流產(chǎn)生的磁通和干擾產(chǎn)生的磁通相消達(dá)到吸收的目的，對(duì)材料有厚度的要求。高頻情況下，三者可以統(tǒng)一，即用高電導(dǎo)率材料(如銅)封閉并接地。

4、對(duì)低頻，高電導(dǎo)率的材料吸收衰減少，對(duì)磁場(chǎng)屏蔽效果不好，需采用高磁導(dǎo)率的材料(如鍍鋅鐵)。

5、磁場(chǎng)屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。

6、磁耦合感應(yīng)的噪聲電壓 UN＝j(luò)wB.A.coso＝j(luò)wM.I1，(A 為電路 2 閉合環(huán)路時(shí)面積；B 為磁通密度；M 為互感；I1 為干擾電路的電流。降低噪聲電壓，有兩個(gè)途徑，對(duì)接收電路而言，B、A 和 COS0 必須減小；對(duì)干擾源而言，M 和 I1 必須減小。雙絞線是個(gè)很好例子。它大大減小電路的環(huán)路面積，并同時(shí)在絞合的另一根芯線上產(chǎn)生相反的電動(dòng)勢(shì)。

7、防止電磁泄露的經(jīng)驗(yàn)公式：縫隙尺寸<λmin/20。好的電纜屏蔽層覆視率應(yīng)為 70％以上。

5、接地

1、300KHz 以下一般單點(diǎn)接地，以上多點(diǎn)接地，混合接地頻率范圍 50KHz～10MHz。另一種分法是：<0.05λ單點(diǎn)接地；<0.05λ多點(diǎn)接地。

2、好的接地方式：樹形接地

3、信號(hào)電路屏蔽罩的接地。

接地點(diǎn)選在放大器等輸出端的地線上。

4、對(duì)電纜屏蔽層，L<0.15λ時(shí)，一般均在輸出端單點(diǎn)接地。L<0.15λ時(shí)，則采用多點(diǎn)接地，一般屏蔽層按 0.05λ或 0.1λ間隔接地?；旌辖拥貢r(shí)，一端屏蔽層接地，一端通過(guò)電容接地。

5、對(duì)于射頻電路接地，要求接地線盡量要短或者根本不用接線而實(shí)現(xiàn)接地。最好的接地線是扁平銅編織帶。當(dāng)?shù)鼐€長(zhǎng)度是λ/4 波長(zhǎng)的奇數(shù)倍時(shí)，阻抗會(huì)很高，同時(shí)相當(dāng)λ/4 天線，向外輻射干擾信號(hào)。

6、單板內(nèi)數(shù)字地、模擬地有多個(gè)，只允許提供一個(gè)共地點(diǎn)。

7、接地還包括當(dāng)用導(dǎo)線作電源回線、搭接等內(nèi)容。

6、濾波

1、選擇 EMI 信號(hào)濾波器濾除導(dǎo)線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L 型、π型。π型濾波器通帶到阻帶的過(guò)渡性能最好，最能保證工作信號(hào)質(zhì)量。

一個(gè)典型信號(hào)的頻譜：

2、選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導(dǎo)和輻射干擾，既防止 EMI 進(jìn)入電網(wǎng)，危害其它電路，又保護(hù)設(shè)備自身。它不衰減工頻功率。DM(差摸)干擾在頻率<1MHz 時(shí)占主導(dǎo)地位。CM 在>1MHz 時(shí)，占主導(dǎo)地位。

3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。

4、盡可能對(duì)芯片的電源去耦(1-100nF)，對(duì)進(jìn)入板極的直流電源及穩(wěn)壓器和 DC/DC 轉(zhuǎn)換器的輸出進(jìn)行濾波(uF)。

Cmin≈△I△t/△Vmax△Vmax 一般取 2％的干擾電平。

注意減小電容引線電感，提高諧振頻率，高頻應(yīng)用時(shí)甚至可以采取四芯電容。電容的選取是非常講究的問(wèn)題，也是單板 EMC 控制的手段。

7、其它

單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的 EMC 控制，從生產(chǎn)工藝到扎線方法，從編碼技術(shù)到軟件抗干擾等。一個(gè)機(jī)器的孕育及誕生實(shí)際上是 EMC 工程。最主要需要工程師們?cè)O(shè)計(jì)中注入 EMC 意識(shí)。

審核編輯黃宇