三星3D IC技術(shù)介紹

三星宣布在7nm和5nm都使用其3D IC技術(shù)。該技術(shù)如何幫助系統(tǒng)設(shè)計(jì)人員？

這項(xiàng)名為X-Cube的新技術(shù)已經(jīng)在7nm測(cè)試芯片中進(jìn)行了測(cè)試和驗(yàn)證，該芯片將SRAM堆疊在邏輯芯片的頂部。結(jié)果是占地面積更小，信號(hào)路徑更短，這意味著更快的信號(hào)傳播和更低的功耗。X-Cube也可用于高級(jí)節(jié)點(diǎn)：7nm和5nm。

三星的該項(xiàng)技術(shù)這一進(jìn)步解決了芯片設(shè)計(jì)方面的幾種趨勢(shì)所面臨的問(wèn)題：面對(duì)摩爾定律的終結(jié)，不斷增加的芯片功能以及解決片上系統(tǒng)（SoC）的難題。

SoC大小增加的問(wèn)題

SoC設(shè)計(jì)的主要挑戰(zhàn)之一是將更多功能塊集成到一個(gè)芯片上需要更大的芯片面積。

但是，更大的芯片面積和隨后更小的節(jié)點(diǎn)尺寸的結(jié)合導(dǎo)致互連寄生現(xiàn)象的大量增加。必須使用更長(zhǎng)的導(dǎo)線(xiàn)長(zhǎng)度來(lái)連接物理上更大的芯片中的不同模塊，這會(huì)增加互連電感。

互連的寄生阻抗增加帶來(lái)了許多問(wèn)題。數(shù)據(jù)移動(dòng)能量（即芯片上數(shù)據(jù)的物理移動(dòng)所消耗的能量）已成為最大的能量消耗來(lái)源之一。

信號(hào)傳播延遲也受到導(dǎo)線(xiàn)長(zhǎng)度增加和互連寄生的負(fù)面影響。然而，隨著摩爾定律的終結(jié)，設(shè)計(jì)人員不得不考慮新的方法來(lái)提高芯片速度而又不以傳統(tǒng)方式縮減。

解決方案：3D IC

為了在克服上述問(wèn)題的同時(shí)使芯片尺寸不斷擴(kuò)大，設(shè)計(jì)人員已轉(zhuǎn)向3D IC技術(shù)。3D IC的獨(dú)特之處在于，它們將硅晶片或管芯物理堆疊在一起。

3D IC上的每個(gè)晶圓都與硅通孔（TSV）連接。通過(guò)這種方式，芯片的尺寸可以繼續(xù)增長(zhǎng)，但它們不會(huì)在2D上越來(lái)越長(zhǎng)，而在3D上更高，從而節(jié)省了電路板面積。

3D IC的好處

與傳統(tǒng)的大面積SoC相比，3D IC具有許多優(yōu)勢(shì)，其中大部分是由于縮短了互連。與2D SoC中的長(zhǎng)線(xiàn)相反，功能塊彼此堆疊并通過(guò)TSV連接，因此3D IC能夠顯著縮短互連長(zhǎng)度。

最值得注意的是，減小互連長(zhǎng)度有助于減輕互連中的寄生阻抗，進(jìn)而可以減小傳播延遲（即，更快的運(yùn)行）和更少的數(shù)據(jù)移動(dòng)能量（即，更低的功耗）。

3D IC的另一個(gè)明顯好處是能夠?qū)⒋笮凸δ苊芗丶傻捷^小的區(qū)域中，從而為摩爾定律的終結(jié)提供了很好的選擇。值得注意的是，這種密集的集成還具有諸如功率密度增加和熱管理問(wèn)題之類(lèi)的缺點(diǎn)。

三星推出無(wú)障礙3D IC技術(shù)

三星的消息可能標(biāo)志著先進(jìn)且易用的3D IC技術(shù)的開(kāi)始。三星電子代工市場(chǎng)戰(zhàn)略高級(jí)副總裁Moonsoo Kang表示：“三星的新型3D集成技術(shù)即使在尖端的EUV工藝節(jié)點(diǎn)上也能確保可靠的TSV互連。”他補(bǔ)充說(shuō)：“我們致力于帶來(lái)更多3D IC創(chuàng)新，以突破半導(dǎo)體領(lǐng)域。”

未來(lái)，三星計(jì)劃在初始設(shè)計(jì)的基礎(chǔ)上，與全球無(wú)晶圓廠客戶(hù)合作，將3D IC解決方案部署在下一代高性能應(yīng)用中，例如移動(dòng)智能手機(jī)，AR / VR，可穿戴設(shè)備和高性能計(jì)算平臺(tái)。
責(zé)任編輯：tzh