TTL和CMOS門電路的區別：

1. TTL和帶緩沖的TTL信號 輸出高電平》2.4V，輸出低電平《0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平》=2.0V，輸入低電平《=0.8V，噪聲容限是0.4V。

2. CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。

3. 電平轉換電路：

因為TTL和COMS的高低電平的值不一樣（ttl 5v《＝＝》cmos 3.3v），所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什么高深的東西。

4. OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。

5. TTL和COMS電路比較：

1）TTL電路是電流控制器件，而coms電路是電壓控制器件。

2）TTL電路的速度快，傳輸延遲時間短（5-10ns），但是功耗大。COMS電路的速度慢，傳輸延遲時間長（25-50ns），但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正?，F象。

3）COMS電路的鎖定效應：

COMS電路由于輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀芯片。

防御措施： 1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。

2）芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。

3）在VDD和外電源之間加線流電阻，即使有大的電流也不讓它進去。

4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS電路得電源，再開啟輸入信號和負載的電源；關閉時，先

關閉輸入信號和負載的電源，再關閉COMS電路的電源。

6. COMS電路的使用注意事項

1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，

給它一個恒定的電平。

2）輸入端接低內組的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。

3）當接長信號傳輸線時，在COMS電路端接匹配電阻。

4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5）COMS的輸入電流超過1mA，就有可能燒壞COMS。

7. TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：

1）懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。

2）在門電路輸入端串聯10K電阻后再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸

入端接的串聯電阻小于910歐時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS門電路就不用考慮這些了。

8. TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因為當三機管截止的時候，它的基極電流約等于0，但是并不是真正的為0，經過三極管的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅動器、電平轉換器以及滿足吸收大負載電流的需要。

9. 什么叫做圖騰柱，它與開漏電路有什么區別？

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為TTL就是一個三級關，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA

TTL電平信號被利用的最多是因為通常數據表示采用二進制規定，+5V等價于邏輯“1”，0V等價于邏輯“0”，這被稱做TTL（晶體管-晶體管邏輯電平）信號系統，這是計算機處理器控制的設備內部各部分之間通信的標準技術。

TTL電平信號對于計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對于電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL接口的操作恰能滿足這個要求。TTL型通信大多數情況下，是采用并行數據傳輸方式，而并行數據傳輸對于超過10英尺的距離就不適合了。這是由于可靠性和成本兩面的原因。因為在并行接口中存在著偏相和不對稱的問題，這些問題對可靠性均有影響；另外對于并行數據傳輸，電纜以及連接器的費用比起串行通信方式來也要高一些。 10. 閑置引腳處理：

1）CMOS數字電路的空閑引腳，應該根據CMOS數字電路的種類、引腳的功能和電路的邏輯要求，分 不同的情況進行處理。

1. 對于多余的輸出端一般應該懸空；

2. 對于一個集成塊中多余不用的門電路或觸發器，應該將其所有的輸入端接地（或接正電源Vcc）；

3. 對于與門、與非門多余的輸入端，可將其接正電源Vcc；也可將其與使用中的輸入端并接在一起使用；

4. 對于或門、或非門多余的輸入端，可將其接地；也可將其與使用中的輸入端并接使用；

5. 對于觸發器、計數器、譯碼器、寄存器等數字電路不用的輸入端，應該根據電路邏輯功能的要求，將其接正電源Vcc或接地。例如：對于不用

的清零端R（“1”電平清零）應將其接地；而對于不用的清零端R（“0”低電平清零）則應將其接正電源Vcc.

２）TTL集成門電路使用時，對于閑置輸入端（不用的輸入端）一般不懸空，主要是防止干擾信號從懸空輸入端引入電路。對于閑置輸入端的處理以不改變電路邏輯狀態及工作穩定為原則。常用的方法有以下幾種：

（１）與非門的閑置輸入端可直接接電源電壓VCC，或通過1～10kΩ的電阻接電源VCC。

（2）如前級驅動能力允許時，可將閑置輸入端與有用輸入端并聯使用。

（3）在外界干擾很小時，與非門的閑置輸入端可以剪斷或懸空，但不允許接開路長線，以免引入干擾而產生邏輯錯誤。

（4）或非門不使用的閑置輸入端應接地，對與或非門中不使用的與門至少有一個輸入端接地

上拉電阻下拉電阻的總結-轉載

上拉電阻：

1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括：

1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠?。浑娮栊。娏鞔?。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理

對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

1． 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。

2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

下拉電阻的設定的原則和上拉電阻是一樣的。

OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA，設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V（低于此值為低電平）；2V（高電平門限值）。

選上拉電阻時：

500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。

當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA

200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列

設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯的輸入口，高于低電平門限值就不可靠了）

在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

1. 電阻作用：

1）接電組就是為了防止輸入端懸空

2）減弱外部電流對芯片產生的干擾

3） 保護cmos內的保護二極管，一般電流不大于10mA

4 ）上拉和下拉、限流

5）改變電平的電位，常用在TTL-CMOS匹配

6） 在引腳懸空時有確定的狀態

7）增加高電平輸出時的驅動能力。

8）為OC門提供電流

• 那要看輸出口驅動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
• 如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，
• 尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態，以免發生意外，比如，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同一個單片機來驅動，必須設置初始狀態。防止直通！

2、定義：

• 上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
• 上拉是對器件注入電流，下拉是輸出電流
• 弱強只是上拉電阻的阻值不同，沒有什么嚴格區分
• 對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

3、為什么要使用拉電阻：

• 一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻。
• 數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處于穩定狀態，具體視設計要求而定！
• 一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：

比如：當一個接有上拉電阻的端口設為輸如狀態時，他的常態就為高電平，用于檢測低電平的輸入。

• 上拉電阻是用來解決總線驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是你同學說的灌電流