Xilinx 器件可通過精選芯片工藝和功耗架構(gòu)為所有產(chǎn)品組合實現(xiàn)高電源效率，包括 Spartan-6 系列及 7 系列、UltraScale? 以及 UltraScale+? FPGA 和 SoC。對于每一代產(chǎn)品，Xilinx 都不斷提升其節(jié)電功能，包括工藝改進(jìn)、架構(gòu)創(chuàng)新、電壓縮放策略以及高級軟件優(yōu)化策略等。以下是特定產(chǎn)品組合功能的詳細(xì)信息、芯片工藝優(yōu)勢和基準(zhǔn)比較。電源估算、熱模型、全面軟件支持和演示板現(xiàn)已開始針對所有產(chǎn)品系列公開提供。

UltraScale+ FPGA
UltraScale+ 器件系列以高性能低功耗半導(dǎo)體工藝（TSMC 16 納米FinFET+）為基礎(chǔ)，與 7 系列 FPGA 及 SoC 相比，能將整體器件級電源節(jié)省達(dá) 60%。架構(gòu)改進(jìn)包括：

基于硬件的時鐘門控技術(shù)

硬化的 BRAM 串聯(lián)

DSP 模塊效率

電源優(yōu)化收發(fā)器

UltraScale+ 系列通過架構(gòu)創(chuàng)新和主核結(jié)構(gòu)的雙電壓工作，可將 7 系列的性能功耗比提高一倍多，能夠在提高整體性能的同時降低功耗。

無與倫比的威力與靈活性
除了 UltraScale+ FPGA 邏輯的所有省電功能外，Zynq UltraScale+ MPSoC 還在處理系統(tǒng)中利用多個電源島和域進(jìn)行粗粒度及細(xì)粒度動態(tài)電源門控，從而可根據(jù)性能要求持續(xù)調(diào)節(jié)功耗，降低整體器件用電。

UltraScale FPGA
UltraScale FPGA 系列基于低功耗 20 納米半導(dǎo)體工藝以及出色的靜態(tài)及電源門控技術(shù)，與 7 系列 FPGA 相比，能將整體器件級電源節(jié)省達(dá) 40%。與 UltraScale+ 器件共享的架構(gòu)改進(jìn)包括：

基于硬件的時鐘門控技術(shù)

硬化的 BRAM 串聯(lián)

DSP 模塊效率

電源優(yōu)化收發(fā)器

7 系列 FPGA & Zynq-7000 SoC
7 系列器件是獨(dú)有的采用高性能低功耗工藝 (28HPL) 生產(chǎn)的 28 納米 FPGA 及 SoC，與前代產(chǎn)品系列相比，總體功耗銳降 50%，與同類競爭 28 納米解決方案相比，可提供優(yōu)異的性能功耗比。架構(gòu)與模塊級創(chuàng)新包括：

靜態(tài)節(jié)電功能的部分重配置

多模式 I/O 控制

智能時鐘門控技術(shù)

電源分級和電壓縮放

查看基準(zhǔn)報告以及詳細(xì)基準(zhǔn)工藝。