PCB 板是幾乎所有電子產(chǎn)品的心臟，它承載著實現(xiàn)其功能的組件和銅線。制造過程中通常包含電鍍環(huán)節(jié)，不同設(shè)計的電鍍會有差異。這使仿真和優(yōu)化工程師要不斷創(chuàng)建新模型。如果能將其中大部分工作交給設(shè)計和制造PCB 板的設(shè)計、工程和技術(shù)人員，讓他們自己去進行電鍍仿真，那又將如何呢？來這里看下如何實現(xiàn)吧。

定制電鍍仿真App 應(yīng)用程序

可以使用App 開發(fā)器和COMSOL Multiphysics 5.0 版本中的電鍍模塊定制電鍍App。有了它，PCB 板設(shè)計人員可以利用仿真來分析設(shè)計和制造過程中的諸多因素。他們可以判斷一項設(shè)計能否滿足銅線規(guī)格要求、評估這類器件的表現(xiàn)，同時估算電鍍過程的制造成本，而無需具備電鍍方面的知識。

電鍍銅圖形中的設(shè)計挑戰(zhàn)

常見的PCB 板會使用一層或多層銅線來連接板上的有源和無源器件。另一方面，更高級的PCB 板中則會使用電鍍銅圖形來生成線路。實際開始電鍍之前，應(yīng)在PCB 板上先準(zhǔn)備一層圖形化絕緣膜。這一過程通過以下幾個步驟實現(xiàn)。

在PCB 板上準(zhǔn)備一層圖形化絕緣膜：

第一步是在PCB 板上鍍一層薄薄的導(dǎo)電銅種子層。接下來，PCB 板的表面需要再涂上一層光刻膠（光敏聚合物薄膜），這一過程通常稱作光刻。該過程會將覆蓋了圖形化掩膜板的光刻膠置于紫外線之下，曝光區(qū)域發(fā)生溶解。結(jié)果是得到了帶有圖形化絕緣膜、且已露出圖形底部種子層的PCB 板。

將種子層鍍于PCB 板之上（左）。通過光刻法利用光刻膠繪制PCB 板圖形（右）。

在電鍍過程中，PCB 板和銅陽極（例如實心銅條）被浸入電鍍槽，其中包含硫酸和硫酸銅的電解液。在陽極和種子層陰極之間施加一個電壓，這會引起電化學(xué)還原反應(yīng)，銅離子被還原到鍍（沉積）在種子層上的銅金屬之中。隨著時間的推移，鍍層厚度直接與電化學(xué)反應(yīng)的速率成正比，而速率則由種子層不同位置處的電流密度所確定。因此，圖形化光刻膠腔體中填滿了固體銅。可通過控制平均電流密度來保持電鍍速度（例如，待鍍圖形化區(qū)域中的總電流大小）。

最后，清除剩余的光刻膠，蝕刻薄種子層以分隔開不同的鍍銅線。

銅被電鍍在導(dǎo)電種子層之上，從而填滿了PCB 板上的圖形化光刻膠腔體（左）。清除光刻膠，蝕刻暴露出的種子層以分隔開不同的銅線（右）。

電鍍速度的均勻性：

該過程中已知的一個問題是，整個PCB 板中的電鍍速度并非總能保持均勻。電解液中的電場集中于被大塊絕緣區(qū)域所包圍的導(dǎo)電圖形，以及靠近PCB 板邊緣的圖形處。電場的非均勻性在這些區(qū)域的陰極表面產(chǎn)生了更高的局部電流密度，該效應(yīng)通常稱為電流叢聚。隨著時間的推移，鍍層厚度與電流密度成正比，這會在PCB 板中造成我們所不希望的銅線厚度變化。這意味著PCB 板不同位置處銅線間的電阻會有差異。當(dāng)PCB 板用于電子器件時，這種厚度變化可能是性能問題，甚至在最壞的情況下，引發(fā)器件故障的根源所在。

在電鍍銅圖形的步驟中，PCB 板和銅陽極被浸在電鍍槽（電解液）中（左）。在陽極和PCB 板之間施加電壓后，銅會沉積并形成導(dǎo)線圖形。從陽極到PCB 板導(dǎo)電部分的電場在靠近大塊絕緣區(qū)域以及PCB 板邊緣處出現(xiàn)叢聚（左圖中以彩色電場線圖顯示）。這將在這些區(qū)域形成更高的局部銅厚度（參見右圖導(dǎo)線圖形中的紅色部分）。

設(shè)計階段的仿真和優(yōu)化

為避免在電子器件的運行中出現(xiàn)性能下降或器件故障，銅線電路必須滿足一套厚度均勻性的規(guī)格。通常情況下，印刷電路板的設(shè)計人員會依賴一些簡單的設(shè)計規(guī)則，例如最大與最小線寬、間距，以及圖形密度。然而，通過電鍍仿真，可以更精確地計算能達到的預(yù)期銅層厚度變化。有了這一信息，就可以在早期修改設(shè)計，而無需等待原型機結(jié)果。

為了降低電流叢聚，可以在通常是大塊絕緣區(qū)域的位置加入“虛置”圖形設(shè)計。此時，虛置圖形會接受部分電流，這將降低實際布線圖中的高電流密度。虛置圖形的部分區(qū)域仍會有較高的電流密度，但由于它并非實際布線的一部分，所以沒有關(guān)系。通過仿真，可以快速簡單地重新設(shè)計并計算不同圖形布局所得到的厚度均勻性。

為了減小銅圖形的厚度變化，可在通常是大塊絕緣區(qū)域的位置加入虛置圖形。左圖中，紅色區(qū)域顯示靠近絕緣區(qū)域的銅圖形中厚度較高的部分。右圖顯示了如何加入虛置圖形以降低銅布線圖形中的厚度變化。

減小厚度變化的另外一個步驟與電鍍槽設(shè)置有關(guān)。為降低邊緣處的電流叢聚效應(yīng)，可以使用稱為孔隙的器件。

孔隙本質(zhì)上是帶有開口的一個絕緣屏蔽層，在電鍍槽中，它被放置在銅陽極和PCB 板之間。孔隙開口的尺寸必須小于PCB 板的尺寸，以降低邊緣處的電流叢聚。除此之外，很難估計出孔隙的最佳尺寸和安置位置。

幸運的是，通過仿真可以快速簡單地進行優(yōu)化。下圖模擬了帶有矩形開口的孔隙。孔隙開口的長度與寬度及其在電鍍槽中的放置位置得到了優(yōu)化，從而使PCB 板上的厚度變化降到最低。

為了避免靠近PCB 板邊緣處的叢聚效應(yīng)（如左圖所示），可在電鍍槽的陽極和之間放置一個帶有開口的孔隙，即絕緣屏蔽層。右圖顯示了經(jīng)仿真優(yōu)化后可以達到最小厚度變化的孔隙開口大小，及其在電鍍槽中的放置位置。

制造成本方面的考慮

PCB 板制造商如要擁有競爭力，就必須考慮制造成本。如前所述，最終產(chǎn)品總是需要滿足一個銅厚度均勻性規(guī)格。厚度均勻性本質(zhì)上取決于電鍍過程中的總電鍍速度；整體速度越高，厚度變化越大。此外，總加工時間決定了生產(chǎn)線的生產(chǎn)量，因此，也決定了制造成本。

成本最小化

為了最小化制造成本，加工會按照能滿足厚度規(guī)格的最大可能速度進行。通過使用仿真研究電鍍速度的影響，可以計算出針對給定厚度均勻性規(guī)格應(yīng)采用的電鍍速度。這使我們在設(shè)計階段就能估算出制造成本。

通過改進設(shè)計，或使用孔隙來改進均勻性，可以模擬得到能夠支持的最高電鍍速度，以及PCB 板生產(chǎn)中可以節(jié)省的成本。

通過電鍍App 運行仿真

擁有電化學(xué)背景，同時理解仿真模型和軟件的人士創(chuàng)建了電鍍仿真模型。PCB 板設(shè)計人員通常擅長電氣設(shè)計，但對制造中的電化學(xué)過程了解不多或完全沒有相關(guān)知識。

我們已經(jīng)討論了電鍍仿真的諸多優(yōu)勢，但如何才能使PCB 板設(shè)計人員使用上仿真模型呢？

創(chuàng)建App

解決方案之一是創(chuàng)建界面易于使用的定制電鍍App，這使PCB 板設(shè)計人員可以研究一些重要參數(shù)，同時只需點擊幾下鼠標(biāo)就能運行仿真。

利用COMSOL Multiphysics 5.0 版本中所帶的App 開發(fā)器，仿真專家們只需投入很少的精力就可以創(chuàng)建出這類App，從而使組織中的其他人都可以運行仿真。

電鍍App 允許PCB 板設(shè)計人員導(dǎo)入不同的設(shè)計（包含或不含虛置圖形），點擊計算，然后就能查看所仿真的厚度均勻性。也可以改變電鍍槽和陽極的尺寸，或加入一個孔隙。只需簡單一個點擊，即可運行App 來優(yōu)化孔隙的尺寸和放置位置。最后，可利用App 找出針對給定厚度均勻性規(guī)格的最高電鍍速度。通過這一信息，可以計算出制造成本。

電鍍App 的用戶界面。它支持PCB 板設(shè)計人員上傳不同的設(shè)計，修改電鍍槽尺寸，以及加入特定尺寸的孔隙（可選）。

有了電鍍App，用戶只需簡單點擊就可以運行仿真。用戶可以研究銅線厚度的均勻性，以及不同設(shè)計、電鍍速度和電鍍槽設(shè)置對它的影響。此外，也可以運行App 來仿真用于減少厚度變化的最佳孔隙尺寸。最后，App 可用于計算針對給定的厚度均勻性目標(biāo)、所支持的最高電鍍速度。

結(jié)束語

我們已經(jīng)討論了仿真對于使用電鍍銅圖形工藝的高級PCB 板而言的重要性。在設(shè)計階段運行電鍍仿真，可以減少由于電鍍過程中的厚度變化而產(chǎn)生的性能下降，甚至可以減少器件故障。

傳統(tǒng)意義上，這類仿真模型并非由PCB 板設(shè)計人員所操作，更多的是電鍍和仿真專家們的工作。但是，通過構(gòu)建界面易于使用的專業(yè)電鍍App，我們可以將電鍍仿真帶給PCB 板設(shè)計人員。設(shè)計人員能夠在日常工作中運行仿真，并充分享受它帶來的各種優(yōu)勢。

最后，通過減少原型機的數(shù)量以及優(yōu)化設(shè)計和工藝來最小化制造成本，資金得到了節(jié)省。進一步而言，類似的App 可以加入到制造過程中，由負責(zé)此階段的工程和技術(shù)人員運行。這使他們可以自行對電鍍的操作進行微調(diào)和校準(zhǔn)，以及輔助進行質(zhì)量保證。