本文介紹了半導(dǎo)體封裝的演進(jìn)情況以及未來(lái)的發(fā)展方向。 ?

半導(dǎo)體封裝領(lǐng)域，為了實(shí)現(xiàn)超越摩爾定律（More Than Moore）模式，2.5D和3D封裝已成為增長(zhǎng)最快的先進(jìn)封裝技術(shù)之一。

事實(shí)上，能與2.5D和3D封裝同日而語(yǔ)的技術(shù)還包括：異構(gòu)集成、扇出型、FOWLP、FOPLP、硅通孔、玻璃封裝、封裝天線、共封裝光學(xué)器件、RDL等等。這些技術(shù)正在為人工智能、高性能計(jì)算（HPC）、數(shù)據(jù)中心、自動(dòng)駕駛汽車(chē)、5G和消費(fèi)電子等領(lǐng)域帶來(lái)更大的性能提升。

不過(guò)，寸有所長(zhǎng)尺有所短，我們來(lái)看看行業(yè)專(zhuān)家對(duì)2.5D和3D先進(jìn)封裝及相關(guān)技術(shù)的一些觀點(diǎn)。

半導(dǎo)體封裝的演進(jìn)

最早的半導(dǎo)體封裝是1D PCB級(jí)別，現(xiàn)在已發(fā)展到晶圓級(jí)別的先進(jìn)3D混合鍵合，實(shí)現(xiàn)了個(gè)位數(shù)微米的互連間距和1000GB/s帶寬的高能效指標(biāo)。

引領(lǐng)這一演變的四個(gè)關(guān)鍵參數(shù)有四個(gè)：一是功率，實(shí)現(xiàn)效率的優(yōu)化；二是性能，提高帶寬，縮短通信長(zhǎng)度；三是面積，滿足HPC芯片所需的要求，以3D集成實(shí)現(xiàn)更小尺寸；四是成本，通過(guò)不斷減少替代材料，提高制造效率。

2.5D和3D封裝技術(shù)融入了各種封裝工藝。在2.5D封裝中，根據(jù)中介層材料的不同，分為硅基、有機(jī)基和玻璃基中介層；而在3D封裝中，微泵技術(shù)的發(fā)展進(jìn)一步實(shí)現(xiàn)了更小的間距尺寸。另外，通過(guò)采用混合鍵合技術(shù)（如直接連接Cu-Cu）可實(shí)現(xiàn)個(gè)位數(shù)的間距尺寸，標(biāo)志著該領(lǐng)域的一次重大進(jìn)步。

半導(dǎo)體封裝的演進(jìn)

2.5D封裝的三個(gè)關(guān)鍵

事實(shí)上，不管是哪種先進(jìn)封裝，都會(huì)有其自身的優(yōu)缺點(diǎn)。2.5D封裝主要有硅、有機(jī)和新近出現(xiàn)的玻璃等材質(zhì)。在硅基板上，可以將芯片與中介層連接，中介層與芯片之間利用硅通孔連接；有機(jī)封裝則利用有機(jī)基板作為基材，具有成本低、可彎曲等特點(diǎn)。另外，耐高溫、透光性好的玻璃基板也可用作封裝基材。

研究人員認(rèn)為，硅中介層利用全無(wú)源硅晶圓，在基于扇出的模塑化合物或具有空腔的襯底中采用局部硅橋形式，通常用于HPC集成的2.5D封裝，以滿足最精細(xì)的路由功能。但與有機(jī)材料等替代品相比，硅在材料和制造方面面臨著成本的挑戰(zhàn)及封裝面積的限制。

為了解決這一問(wèn)題，局部硅橋的形式日漸增加，只在精細(xì)功能至關(guān)重要的地方戰(zhàn)略性地使用硅?！邦A(yù)計(jì)硅橋結(jié)構(gòu)將得到更多使用，特別是在硅中介層面臨面積限制的情況下。”他們表示。

有機(jī)材料具有低于硅的介電常數(shù)，有助于降低封裝中的RC（阻容）延遲，是硅更具成本效益的替代品。這些優(yōu)勢(shì)推動(dòng)了基于有機(jī)物的2.5D封裝。

不過(guò)，有機(jī)物的一個(gè)主要缺點(diǎn)是，與硅基封裝相比，其相同水平互連功能的減少限制了其在HPC應(yīng)用中的采用。在成本方面，有機(jī)RDL（再分配層）適用于成本敏感的產(chǎn)品，板級(jí)封裝將進(jìn)一步利用成本效益，而玻璃封裝有望成為硅的廉價(jià)替代品。

2.5D封裝技術(shù)發(fā)展趨勢(shì)

要進(jìn)一步提高半導(dǎo)體封裝的性能，需要綜合考慮多個(gè)方面：

一是介電材料：作為半導(dǎo)體封裝中的重要組成部分，其性能直接影響封裝的電氣性能和可靠性。選擇具有高絕緣性、低介電常數(shù)和介質(zhì)損耗的介電材料有助于提高封裝性能。

二是RDL：RDL是半導(dǎo)體封裝中的一種關(guān)鍵技術(shù)，可以將芯片引腳重新分布，以適應(yīng)封裝的需求。通過(guò)優(yōu)化RDL層的厚度、材料和工藝，可以提高封裝的電氣性能和可靠性。

L/S（線寬和線間距）：L/S是半導(dǎo)體封裝中描述互連特征的參數(shù)。減小L/S可以增加互連密度，提高封裝性能。不過(guò)，過(guò)小的L/S可能導(dǎo)致制造難度和可靠性問(wèn)題，因此需要在兩者之間進(jìn)行權(quán)衡。

凸點(diǎn)尺寸：凸點(diǎn)是芯片與封裝基板之間的連接點(diǎn)。減小凸點(diǎn)尺寸可以提高封裝的電氣性能和可靠性，同時(shí)也需要保證凸點(diǎn)的強(qiáng)度和連接的穩(wěn)定性。

芯片尺寸和形狀：減小芯片尺寸可以提高封裝密度，但也需要考慮芯片的散熱性能和電氣性能；而采用復(fù)雜形狀的芯片可能增加封裝的復(fù)雜性和難度。

封裝類(lèi)型：選擇合適的封裝類(lèi)型也是提高半導(dǎo)體封裝性能的關(guān)鍵。例如，2.5D和3D封裝技術(shù)可以提高芯片性能、降低功耗、縮小體積和降低成本。

制造工藝：優(yōu)化制造工藝可以提高封裝的可靠性和穩(wěn)定性。例如，采用先進(jìn)的材料、設(shè)備和工藝可以減小缺陷和不良率，提高生產(chǎn)效率。

3D封裝的兩大技術(shù)

對(duì)于3D封裝，第一個(gè)重要技術(shù)是微泵。此前，基于熱壓鍵合（TCB）工藝的微泵技術(shù)已經(jīng)比較成熟，在各種產(chǎn)品中都一直在用。其技術(shù)路線在于不斷擴(kuò)大凸點(diǎn)間距。不過(guò)，這個(gè)過(guò)程中有一個(gè)關(guān)鍵挑戰(zhàn)，因?yàn)檩^小的焊球尺寸會(huì)導(dǎo)致金屬間化合物（IMC）形成增加，降低導(dǎo)電性和機(jī)械性能。

此外，緊密的觸點(diǎn)間隙還可能導(dǎo)致焊球橋接，在回流期間存在芯片故障風(fēng)險(xiǎn)。由于焊料和IMC的電阻率比銅高，在高性能組件封裝中的應(yīng)用面臨限制。

第二個(gè)重要技術(shù)是混合鍵合，包括通過(guò)將介電材料（SiO2）與嵌入金屬（Cu）結(jié)合以創(chuàng)建永久互連。Cu-Cu混合鍵合的間距低于10μm（通常約為1μm左右），其優(yōu)點(diǎn)包括擴(kuò)展I/O、增加帶寬、增強(qiáng)3D垂直堆疊、提高功率效率，由于沒(méi)有底部填充也可以減少寄生和熱阻。其挑戰(zhàn)在于，這種先進(jìn)技術(shù)的制造復(fù)雜性和更高的成本。

凸點(diǎn)制造技術(shù)的發(fā)展

Cu-Cu混合鍵合是一種無(wú)凸點(diǎn)鍵合方法，它利用銅金屬之間的直接鍵合，不需要使用凸點(diǎn)或其他中介層。在Cu-Cu混合鍵合中，銅金屬之間的直接鍵合是通過(guò)表面處理和熱壓鍵合技術(shù)實(shí)現(xiàn)的。

與傳統(tǒng)的凸點(diǎn)鍵合方法相比，Cu-Cu混合鍵合不需要制造凸點(diǎn)，因此可以簡(jiǎn)化制造工藝，降低成本并提高封裝密度，還可以提供更穩(wěn)定的電氣連接和更好的熱傳導(dǎo)性能。

例如，Cu-Cu混合鍵合背照式CMOS圖像傳感器采用內(nèi)存+邏輯3D堆疊，實(shí)現(xiàn)了堆疊DRAM裸片的高帶寬存儲(chǔ)器（HBM）。其好處是更大的I/O和更大的帶寬、更多3D垂直堆疊、高功率效率、無(wú)填充不足減少了寄生，以及降低了熱阻。當(dāng)然，這種方法有一定制造難度，成本也比較高。

不同封裝技術(shù)的最小凸點(diǎn)間距

先進(jìn)半導(dǎo)體封裝技術(shù)趨勢(shì)誰(shuí)來(lái)驅(qū)動(dòng)？

與單片IC相比，先進(jìn)半導(dǎo)體封裝有助于加快產(chǎn)品上市并降低成本。先進(jìn)互連技術(shù)則可以提供低功耗、低延遲和高帶寬連接，同時(shí)使集成電路良率更高，系統(tǒng)性能更好，還可以在同一封裝中異構(gòu)集成不同的硅IC或組件。

HPC芯片集成是推進(jìn)先進(jìn)封裝的一大動(dòng)力。處理器-內(nèi)存差需要提高內(nèi)存帶寬來(lái)彌合，2.5D封裝的HBM可以做到這一點(diǎn)。新興的Al訓(xùn)練HPC也需要更多帶寬，在邏輯上3D堆疊SRAM可進(jìn)一步提升帶寬，堆疊也能繼續(xù)縮小3D鍵合間距，滿足更高的帶寬要求。

HPC芯片集成趨勢(shì)

由于HPC先進(jìn)封裝的互連長(zhǎng)度很短，將存儲(chǔ)器3D堆疊在邏輯之上或反之亦然，這被認(rèn)為是實(shí)現(xiàn)超高帶寬的最佳方法。不過(guò)，其局限性包括邏輯IC中用于功率和信號(hào)的大量硅通孔（TSV）需要大量占位面積，管理邏輯IC存在高散熱問(wèn)題。

針對(duì)這些問(wèn)題，發(fā)展路徑有兩條：一是利用TSV實(shí)現(xiàn)3D堆疊，主要用于存儲(chǔ)器，使邏輯IC的I/O數(shù)量減少；二是開(kāi)發(fā)2.5D封裝技術(shù)，以有效耗散來(lái)自暴露的邏輯IC的熱量。這些短期解決方案可在充分實(shí)現(xiàn)3D堆疊的潛力之前實(shí)現(xiàn)同構(gòu)和異構(gòu)集成。

另一大動(dòng)力是數(shù)據(jù)中心服務(wù)器加速器，包括GPU小芯片封裝（如GPU+GPU、GPU+Cache）、GPU+HBM集成（GPU+HBM）、FPGA小芯片集成等。2022年，相關(guān)封裝單元的出貨量為1920萬(wàn)個(gè)，根據(jù)預(yù)測(cè)，到2034年將超過(guò)2022年七倍以上。

數(shù)據(jù)中心服務(wù)器加速器封裝單元出貨量走勢(shì)

先進(jìn)封裝的未來(lái)挑戰(zhàn)

未來(lái)，先進(jìn)封裝的挑戰(zhàn)主要來(lái)自一些新技術(shù)，如玻璃封裝。2023年9月，英特爾公布了其基于玻璃的測(cè)試載具封裝，引起了人們極大的興趣。玻璃基板具有耐高溫、透光性好等特點(diǎn)，包括可調(diào)的熱膨脹系數(shù)（CTE）、高尺寸穩(wěn)定性和光滑平坦的表面，這些特性使其成為一種很有前途的中介層候選者，其布線特性有可能與硅媲美。

不過(guò)，盡管大量研究顯示了玻璃封裝的好處，但用它作為封裝基板的規(guī)模仍然很小。制造問(wèn)題已無(wú)法回避，玻璃的一個(gè)關(guān)鍵優(yōu)勢(shì)是其光滑平坦的表面，可以更容易地在頂部沉積高密度RDL層。

但是玻璃基板的平整度無(wú)法與硅晶圓相比。當(dāng)在頂部沉積RDL層時(shí)，平整度是巨大的挑戰(zhàn)。還有標(biāo)準(zhǔn)化問(wèn)題，涉及材料、工藝、設(shè)備、測(cè)試和可靠性等。只有建立一套標(biāo)準(zhǔn)化的體系，才能確保產(chǎn)品的質(zhì)量和可靠性。

又如CPO（共封裝光學(xué)）技術(shù)，它是一種將光模塊和電芯片封裝在一起的技術(shù)，具有低功耗、高帶寬的特點(diǎn)。其最大的挑戰(zhàn)是成本，除了光學(xué)元件成本和研發(fā)成本，還包括BOM（物料清單）成本、裝配吞吐量成本和良率優(yōu)化成本。

其中最關(guān)鍵的是隨著帶寬需求的不斷增長(zhǎng)，光纖和插座的成本越來(lái)越高。解決方案是開(kāi)發(fā)生態(tài)系統(tǒng)，優(yōu)化光學(xué)元件設(shè)計(jì)；加強(qiáng)產(chǎn)業(yè)鏈合作，優(yōu)化生產(chǎn)流程，提高光纖制造的吞吐量和產(chǎn)量，降低生產(chǎn)成本。當(dāng)然，對(duì)于玻璃封裝技術(shù)，這方面也同樣不容忽視。

審核編輯：黃飛

?