４　實(shí)驗(yàn)與對(duì)比

４．１　實(shí)驗(yàn)過程

在實(shí)驗(yàn)驗(yàn)證階段,分別采用自主開發(fā)的Zynq圖形生成模塊和DSP圖形生成模塊作為實(shí)驗(yàn)和比較對(duì)象.其中,Zynq 圖形生成模塊采用的Zynq器件型號(hào)為XC７Z０２０,集成的ARM 處理器頻率為６６７MHz,采用的DDR３SDRAM 器件型號(hào)為MICRO公司的MT４１J１２８M１６,時(shí)鐘頻率設(shè)置為５３３MHz.DSP圖形生成模塊采用的DSP器件型號(hào)為AD 公司TigerSHARC 系列的TS２０１,主頻設(shè)置為５２０MHz。

為了全面驗(yàn)證Zynq平臺(tái)的圖形生成性能,本文針對(duì)幾種常規(guī)分辨率機(jī)載顯示器,對(duì)兩種平臺(tái)的圖形生成時(shí)間和幀率分別進(jìn)行對(duì)比測(cè)試.機(jī)載顯示器常規(guī)分辨率有６４０×４８０、６００×６００、１０２４×７６８等幾種,每種分辨率下具體圖形生成時(shí)間和幀率與圖形內(nèi)容和復(fù)雜度有關(guān),本文選取常用的典型圖形作為測(cè)試對(duì)象,每幅圖形均包含了直線、圓弧、矩形、字符、數(shù)字、符號(hào)等內(nèi)容,如圖７所示。

圖７　測(cè)試圖形

以１０２４×７６８ 分辨率的EFIS 畫面為例,Zynq平臺(tái)實(shí)時(shí)生成圖形數(shù)據(jù)并送至外部監(jiān)視器顯示的示意圖如圖８所示.

圖８　Zynq平臺(tái)１０２４×７６８分辨率圖形生成示例

４．２　實(shí)驗(yàn)結(jié)果

針對(duì)３種分辨率典型圖形畫面,Zynq平臺(tái)和DSP平臺(tái)圖形生成時(shí)間和幀率對(duì)比分別如圖９和圖１０所示.

圖９　圖形生成時(shí)間對(duì)比

圖１０　圖形生成幀率對(duì)比

圖形生成時(shí)間包括圖形算法運(yùn)算時(shí)間和圖形數(shù)據(jù)寫幀存時(shí)間.在進(jìn)行圖形運(yùn)算處理時(shí),針對(duì)Zynq平臺(tái)的特點(diǎn)采取了一系列的優(yōu)化算法,圖形運(yùn)算時(shí)間小于DSP平臺(tái).另外,Zynq平臺(tái)采用的是DDR３SDRAM 幀存,操作速率遠(yuǎn)高于DSP平臺(tái)采用的SRAM 幀存,因此寫幀存時(shí)間遠(yuǎn)小于DSP平臺(tái).由圖９和圖１０可見,在繪制分辨率相同的同一圖形時(shí),Zynq平臺(tái)圖形生成時(shí)間均小于DSP平臺(tái),幀率均高于DSP平臺(tái).在繪制多種分辨率圖形畫面,Zynq平臺(tái)幀率均超越６０ Hz,滿足了機(jī)載顯示器的實(shí)時(shí)顯示要求。

５　結(jié)論

針對(duì)機(jī)載液晶顯示器低功耗、小型化的應(yīng)用需求,提出了一種基于Zynq的圖形生成電路.運(yùn)用Zynq器件集成的ARM CortexＧA９內(nèi)核作為核心繪圖部件,外部高速DDR３存儲(chǔ)器作為圖形幀存,對(duì)幀存采取三緩沖機(jī)制進(jìn)行數(shù)據(jù)緩沖處理,配合可編程邏輯資源,可完成多種分辨率圖形的實(shí)時(shí)生成.對(duì)Zynq平臺(tái)和DSP平臺(tái)在多種分辨率下典型畫面的圖形生成時(shí)間和幀率進(jìn)行了對(duì)比測(cè)試,測(cè)試結(jié)果表明,Zynq平臺(tái)性能優(yōu)于DSP平臺(tái).在生成１０２４×７６８分辨率的EFIS圖形畫面時(shí),Zynq平臺(tái)圖形幀率可達(dá)７４fps,滿足機(jī)載顯示器實(shí)時(shí)顯示需求。