當(dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。
　　因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為

　　顯然，n個(gè)輸入端的或非門(mén)必須有n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管并聯(lián)。
　　比較CMOS與非門(mén)和或非門(mén)可知，與非門(mén)的工作管是彼此串聯(lián)的，其輸出電壓隨管子個(gè)數(shù)的增加而增加；或非門(mén)則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。因而或非門(mén)用得較多。