與非門,與非門是什么意思

DTL與非門電路:

常將二極管與門和或門與三極管非門組合起來組成與非門和或非門電路，以消除在串接時產生的電平偏離，并提高帶負載能力。

圖2.1.5所示就是由三輸入端的二極管與門和三極管非門組合而成的與非門電路。其中，作了兩處必要的修正：

（1）一將電阻Rb換成兩個二極管D4、D5，作用是提高輸入低電平的抗干擾能力，即當輸入低電平有波動時，保證三極管可靠截止，以輸出高電平。

（2）二是增加了R1，目的是當三極管從飽和向截止轉換時，給基區存儲電荷提供一個瀉放回路。

該電路的邏輯關系為：

（1）當三輸入端都接高電平時（即VA=VB=VC=5V），二極管D1～D3都截止，而D4、D5和T導通?？梢则炞C，此時三極管飽和，VL=VCES≈0.3V，即輸出低電平。

（2）在三輸入端中只要有一個為低電平0.3V時，則陰極接低電平的二極管導通，由于二極管正向導通時的鉗位作用，VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。

可見該電路滿足與非邏輯關系，即：

把一個電路中的所有元件，包括二極管、三極管、電阻及導線等都制作在一片半導體芯片上，封裝在一個管殼內，就是集成電路。圖2.1.5就是早期的簡單集成與非門電路，稱為二極管—三極管邏輯門電路，簡稱DTL電路。

TTL邏輯門電路:

DTL電路雖然結構簡單，但因工作速度低而很少應用。由此改進而成的TTL電路，問世幾十年來，經過電路結構的不斷改進和集成工藝的逐步完善，至今仍廣泛應用，幾乎占據著數字集成電路領域的半壁江山。

TTL與非門的基本結構及工作原理

1．TTL與非門的基本結構

我們以DTL與非門電路為基礎，根據提高電路功能的需要，從以下幾個方面加以改進，從而引出TTL與非門的電路結構。

首先考慮輸入級，DTL是用二極管與門做輸入級，速度較低。仔細分析我們發現電路中的Dl、D2、D3、D4的P區是相連的。我們可用集成工藝將它們做成—個多發射極三極管。這樣它既是四個PN結，不改變原來的邏輯關系，又具有三極管的特性。一旦滿足了放大的外部條件，它就具有放大作用，為迅速消散T2飽和時的超量存儲電荷提供足夠大的反向基極電流，從而大大提高了關閉速度。詳細情況后面再講。

第二，為提高輸出管的開通速度，可將二極管D5改換成三極管T2，邏輯關系不變。同時在電路的開通過程中利用T2的放大作用，為輸出管T3提供較大的基極電流，加速了輸出管的導通。另外T2和電阻RC2、RE2組成的放大器有兩個反相的輸出端VC2和VE2，以產生兩個互補的信號去驅動T3、T4組成的推拉式輸出級。

第三，再分析輸出級。輸出級應有較強的負載能力，為此將三極管的集電極負載電阻RC換成由三極管T4、二極管D和RC4組成的有源負載。由于T3和T4受兩個互補信號Ve2和Vc2的驅動，所以在穩態時，它們總是一個導通，另一個截止。這種結構，稱為推拉式輸出級。

2．TTL與非門的邏輯關系

因為該電路的輸出高低電平分別為3.6V和0.3V ，所以在下面的分析中假設輸入高低電平也分別為3.6V和0.3V。

（1）輸入全為高電平3.6V時。T2 、T3導通，VB1=0.7×3=2.1（V），從而使T1的發射結因反偏而截止。此時T1的發射結反偏，而集電結正偏，稱為倒置放大工作狀態。

由于T3飽和導通，輸出電壓為：VO=VCES3≈0.3V

這時VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的電壓作用于T4的基極，使T4和二極管D都截止。

可見實現了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。

（2）輸入有低電平0.3V時。

該發射結導通，T1的基極電位被鉗位到VB1=1V。T2、T3都截止。由于T2截止，流過RC2的電流僅為T4的基極電流，這個電流較小，在RC2上產生的壓降也較小，可以忽略，所以VB4≈VCC=5V ，使T4和D導通，則有：

              VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）

可見實現了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。

綜合上述兩種情況，該電路滿足與非的邏輯功能，是一個與非門。

TTL與非門的開關速度:

1．TTL與非門提高工作速度的原理

（1）采用多發射極三極管加快了存儲電荷的消散過程。設電路原來輸出低電平，當電路的某一輸入端突然由高電平變為低電平，T1的一個發射結導通，VB1變為1V。由于T2、T3原來是飽和的，基區中的超量存貯電荷還來不及消散，VB2仍維持1.4V。在這個瞬間，T1為發射結正偏，集電結反偏，工作于放大狀態，其基極電流iB1=（VCC-VB1）/Rb1

圖2.2.5 多發射極三極管消散T2存儲電荷的過程

集電極電流iC1=β1iB1。這個iC1正好是T2的反向基極電流iB2，可將T2的存貯電荷迅速地拉走，促使T2管迅速截止。T2管迅速截止又使T4管迅速導通，而使T3管的集電極電流加大，使T3的超量存貯電荷從集電極消散而達到截止。

（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。

2．TTL與非門傳輸延遲時間tpd

當與非門輸入一個脈沖波形時，其輸出波形有一定的延遲，如圖所示。定義了以下兩個延遲時間：

   導通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經歷的時間。

   截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經歷的時間。

與非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。即

一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。

TTL與非門的電壓傳輸特性及抗干擾能力

1．電壓傳輸特性曲線

與非門的電壓傳輸特性曲線是指與非門的輸出電壓與輸入電壓之間的對應關系曲線，即V=f（Vi），它反映了電路的靜態特性。

    （1）AB段（截止區）。
    （2）BC段（線性區）。
    （3）CD段（過渡區）。
    （4）DE段（飽和區)。 

2．幾個重要參數

從TTL與非門的電壓傳輸特性曲線上，我們可以定義幾個重要的電路指標。

（1）輸出高電平電壓VOH——VOH的理論值為3.6V，產品規定輸出高電壓的最小值VOH（min）=2.4V，即大于2.4V的輸出電壓就可稱為輸出高電壓VOH。

（2）輸出低電平電壓VOL——VOL的理論值為0.3V，產品規定輸出低電壓的最大值VOL（max）=0.4V，即小于0.4V的輸出電壓就可稱為輸出低電壓VOL。

由上述規定可以看出，TTL門電路的輸出高低電壓都不是一個值，而是一個范圍。

（3）關門電平電壓VOFF——是指輸出電壓下降到VOH（min）時對應的輸入電壓。顯然只要Vi＜VOff，Vo就是高電壓，所以VOFF就是輸入低電壓的最大值，在產品手冊中常稱為輸入低電平電壓，用VIL（max）表示。從電壓傳輸特性曲線上看VIL（max）（VOFF）≈1.3V，產品規定VIL（max）=0.8V。

（4）開門電平電壓VON——是指輸出電壓下降到VOL（max）時對應的輸入電壓。顯然只要Vi＞VON，Vo就是低電壓，所以VON就是輸入高電壓的最小值，在產品手冊中常稱為輸入高電平電壓，用VIH（min）表示。從電壓傳輸特性曲線上看VIH（min）（VON）略大于1.3V，產品規定VIH（min）=2V。

（5）閾值電壓Vth——決定電路截止和導通的分界線，也是決定輸出高、低電壓的分界線。從電壓傳輸特性曲線上看，Vth的值界于VOFF與VON之間，而VOFF與VON的實際值又差別不大，所以，近似為Vth≈VOFF≈VON。Vth是一個很重要的參數，在近似分析和估算時，常把它作為決定與非門工作狀態的關鍵值，即Vi＜Vth，與非門開門，輸出低電平；Vi＞Vth，與非門關門，輸出高電平。Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。

3．抗干擾能力

TTL門電路的輸出高低電平不是一個值，而是一個范圍。同樣，它的輸入高低電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。

在圖2.2.11中若前一個門G1輸出為低電壓，則后一個門G2輸入也為低電壓。如果由于某種干擾，使G2的輸入低電壓高于了輸出低電壓的最大值VOL（max），從電壓傳輸特性曲線上看，只要這個值不大于VOFF，G2的輸出電壓仍大于VOH（min），即邏輯關系仍是正確的。因此在輸入低電壓時，把關門電壓VOFF 與VOL（max）之差稱為低電平噪聲容限，用VNL來表示，即低電平噪聲容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V

若前一個門G1輸出為高電壓，則后一個門G2輸入也為高電壓。如果由于某種干擾，使G2的輸入低電壓低于了輸出高電壓的最小值VOH（min），從電壓傳輸特性曲線上看，只要這個值不小于VON，G2的輸出電壓仍小于VOL（max），邏輯關系仍是正確的。因此在輸入高電壓時，把VOH（min）與開門電壓VON與之差稱為高電平噪聲容限，用VNH來表示，即高電平噪聲容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V

噪聲容限表示門電路的抗干擾能力。顯然，噪聲容限越大，電路的抗干擾能力越強。通過這一段的討論，也可看出二值數字邏輯中的“0”和“1”都是允許有一定的容差的，這也是數字電路的一個突出的特點。

TTL與非門的帶負載能力：

在數字系統中，門電路的輸出端一般都要與其他門電路的輸入端相連，稱為帶負載。一個門電路最多允許帶幾個同類的負載門？就是這一部分要討論的問題。

1．輸入低電平電流IIL與輸入高電平電流IIH

這是兩個與帶負載能力有關的電路參數。

（1）輸入低電平電流IIL是指當門電路的輸入端接低電平時，從門電路輸入端流出的電流。

（2）輸入高電平電流IIH是指當門電路的輸入端接高電平時，流入輸入端的電流。有兩種情況。

①寄生三極管效應。當與非門一個輸入端（如A端）接高電平，其它輸入端接低電平，這時IIH=βPIB1，βP為寄生三極管的電流放大系數。

②倒置工作狀態。當與非門的輸入端全接高電平，這時，T1的發射結反偏，集電結正偏，工作于倒置的放大狀態。這時IIH=βiIB1，βi為倒置放大的電流放大系數。

由于βp和βi的值都遠小于1，所以IIH的數值比較小，產品規定IIH＜40uA。

2．帶負載能力

（1）灌電流負載。當驅動門輸出低電平時，驅動門的T4、D截止，T3導通。這時有電流從負載門的輸入端灌入驅動門的T3管，“灌電流”由此得名。灌電流的來源是負載門的輸入低電平電流IIL，如圖2.2.15所示。很顯然，負載門的個數增加，灌電流增大，即驅動門的T3管集電極電流IC3增加。當IC3＞βIB3時，T3脫離飽和，輸出低電平升高。前面提到過輸出低電平不得高于VOL（max）=0.4V。因此，把輸出低電平時允許灌入輸出端的電流定義為輸出低電平電流IOL，這是門電路的一個參數，產品規定IOL=16mA。由此可得出，輸出低電平時所能驅動同類門的個數為：

（2）拉電流負載。當驅動門輸出高電平時，驅動門的T4、D導通，T3截止。這時有電流從驅動門的T4、D拉出而流至負載門的輸入端，“拉電流”由此得名。由于拉電流是驅動門T4的發射極電流IE4，同時又是負載門的輸入高電平電流IIH，如圖2.2.16所示，所以負載門的個數增加，拉電流增大，即驅動門的T4管發射極電流IE4增加，RC4上的壓降增加。當IE4增加到一定的數值時，T4進入飽和，輸出高電平降低。前面提到過輸出高電平不得低于VOH（min）=2.4V。因此，把輸出高電平時允許拉出輸出端的電流定義為輸出高電平電流IOH，這也是門電路的一個參數，產品規定IOH=0.4mA。由此可得出，輸出高電平時所能驅動同類門的個數為:

一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數，用NO表示。