為什么要學(xué)MOSFET?

現(xiàn)在所有電子產(chǎn)品中的芯片、放大器中的基本結(jié)構(gòu)就是MOSFET，學(xué)好MOSFET是理解這些芯片、放大電路的前提。

學(xué)習(xí)MOSFET之前需要具備哪些知識(shí)?

基本電路的電路知識(shí)包括：電阻、電容、電感的知識(shí)、KCL、KVL、戴維南等效電路、諾頓等效電路等。

全文內(nèi)容：

MOSFET的結(jié)構(gòu)

MOSFET的電學(xué)符號(hào)和電學(xué)特性

1、MOSFET的結(jié)構(gòu)

MOSFET的名字就反應(yīng)了本文要講的內(nèi)容：M-Metal-導(dǎo)體，O-Oxide-氧化物(絕緣體)，S-Semiconductor-半導(dǎo)體，F(xiàn)-Field，E-Effect，T-Transistor -場(chǎng)效應(yīng)晶體管。 前三個(gè)字母反應(yīng)了它的結(jié)構(gòu)，MOSFET就是由導(dǎo)體-氧化物-半導(dǎo)體三層結(jié)構(gòu)組成的器件，而后三個(gè)字母則反應(yīng)了他的工作特性，它是一個(gè)感應(yīng)電壓的晶體管。

Fig. 1 MOSFET的結(jié)構(gòu)

第一眼看到圖Fig.1會(huì)感覺(jué)有些復(fù)雜，沒(méi)關(guān)系不要緊，我們從簡(jiǎn)單的一點(diǎn)點(diǎn)來(lái)分析，首先看圖Fig. 2，這是一個(gè)簡(jiǎn)單的我們假想的半導(dǎo)體器件，雖然是假想的，但是不妨礙我們對(duì)其原理進(jìn)行理解。 這個(gè)我們意淫的器件同樣是由導(dǎo)體、絕緣體、半導(dǎo)體三層結(jié)構(gòu)組成，這個(gè)半導(dǎo)體是P型摻雜的還是N型摻雜的我們先不管，這里我們以P型摻雜的半導(dǎo)體為例。

Fig. 2 一個(gè)簡(jiǎn)單的假想的半導(dǎo)體器件

看Fig. 3左圖，如果我們?cè)趯?dǎo)體和半導(dǎo)體兩端加電壓V1，因?yàn)橛薪^緣體在中間整個(gè)器件沒(méi)有電流通過(guò)，但此時(shí)你有沒(méi)有發(fā)現(xiàn)這個(gè)器件就是一個(gè)電容，導(dǎo)體和電源正極相連帶正電荷，P型摻雜的半導(dǎo)體本來(lái)能用來(lái)導(dǎo)電的自由電子很少，但由于和電源負(fù)極相連，自由電子都聚集到和絕緣體相接的表面。 這個(gè)自由電荷聚集的區(qū)域我們稱為溝道，此時(shí)，溝道中沒(méi)有電流，只有電荷，其電荷數(shù)量為

Fig. 3 加電壓

這里的V就是V1，C就是導(dǎo)體和半導(dǎo)體形成的電容，知道了這個(gè)原理，我們可以得到下面兩點(diǎn)初步的認(rèn)識(shí)：

①當(dāng)V1變大，電荷數(shù)量Q變大，溝道中自由電荷的密度增大;

②當(dāng)絕緣體的厚度t_ox下降，則電容C變大，電荷數(shù)量變大，溝道中自由電荷的密度增大。

看Fig. 3右圖，當(dāng)在溝道的兩端加電壓V2，因?yàn)闇系乐斜旧泶嬖诳梢宰杂梢苿?dòng)的電子，此時(shí)在溝道中就形成了電流。 當(dāng)V1增大時(shí)，電荷密度增加，導(dǎo)致溝道兩端之間的電阻變小，導(dǎo)致電流增大。

有了上面的理論基礎(chǔ)我們回過(guò)頭來(lái)再看Fig. 1，是不是感覺(jué)親切了很多，但是和Fig. 3圖相比，F(xiàn)ig. 1有四點(diǎn)值得注意：

①該器件在下面的P型半導(dǎo)體基板上注入了兩塊重?fù)诫s的N型半導(dǎo)體。 這是因?yàn)镹型半導(dǎo)體能提供自由電子，對(duì)溝道中的電流傳導(dǎo)有好處;

②所有的電壓都是在上面加的，這是因?yàn)樗械腗OSFET器件是做在晶圓上的，晶圓片的示意圖如圖Fig. 4，其中藍(lán)色的小方格表示一個(gè)個(gè)小器件，所以，電壓只能從上面加，不可能從側(cè)邊和下面加。

Fig. 4 晶圓片示意圖

③Fig. 3有圖有4個(gè)端口，即V1的兩個(gè)端口和V2的兩個(gè)端口，而Fig. 1只有源級(jí)S、漏極D和柵極G三個(gè)端口，這是因?yàn)榱?xí)慣上把最下面的半導(dǎo)體基板作為參考電壓為零，沒(méi)有畫出來(lái)。 而且受源級(jí)S、漏極D和柵極G三個(gè)端口電壓的影響，溝道兩邊的電壓是不均勻的，靠近源級(jí)一側(cè)的電壓為V_GS，而靠近漏極一側(cè)的電壓為V_GD。

④MOSFET器件是對(duì)稱的，哪一端是源級(jí)，那一端是漏極呢? 對(duì)于Fig. 1的MOSFET(NMOS)來(lái)說(shuō)，兩個(gè)N型摻雜半導(dǎo)體上加電壓低的一端是源級(jí)，這是因?yàn)镹MOS靠電子導(dǎo)電，從電壓低的一端流到電壓高的一端，電壓低的一端為電子的“源泉”。 (PMOS后面再講)

2、MOSFET的電學(xué)符號(hào)和電學(xué)特性

① 電學(xué)符號(hào)

Fig. 5 左為物理結(jié)構(gòu)，右為電學(xué)符號(hào)

Fig. 5中左圖為MOSFET的物理結(jié)構(gòu)，右圖為其電學(xué)符號(hào)，這里我畫了4個(gè)是為了無(wú)論這個(gè)符號(hào)在電路圖中怎么擺放，大家都應(yīng)該認(rèn)識(shí)。 這里要大家特別注意的是：符號(hào)中的箭頭不是柵極或漏極的標(biāo)志，因?yàn)镸OSFET是對(duì)稱的，哪一端是漏極或柵極需要看所加電壓的大小。 這里的箭頭只是區(qū)別NMOS還是PMOS，NMOS箭頭向外如圖中所示，PMOS箭頭向里(后面再講)。 一個(gè)簡(jiǎn)單的記憶方法是，箭頭總是從P型半導(dǎo)體指向N型半導(dǎo)體(和二極管的箭頭類似)。

② 電學(xué)特性

研究一個(gè)器件最直接的一種方法就是在各個(gè)端口加電壓，然后看看各個(gè)端口電流的一些性質(zhì)，也就是研究該器件各個(gè)端口的伏安特性曲線。

Case I：如圖Fig. 6，在MOSFET柵極加電壓，V_G>0，V_S=V_D=0。 此時(shí)在溝道中聚集了電荷，電荷密度會(huì)隨著V_G的增大而增大，但是沒(méi)有電流。?

圖6 案例I

Case II：如圖Fig. 7，在MOSFET柵極和漏極加電壓，V_G>0，V_D>0，V_S=0。 此時(shí)，V_G試溝道聚集了電荷，當(dāng)V_G>V_TH時(shí)，電荷數(shù)量聚集達(dá)到一定程度，再當(dāng)V_D>0時(shí)，在電壓的驅(qū)動(dòng)下自由電荷運(yùn)動(dòng)形成電流。

圖7 案例二

伏安特性：① 當(dāng)V_G>V_TH為常數(shù)時(shí)，從直觀上來(lái)看流過(guò)溝道的電流I_D隨著V_D的增大而增大。 ② 當(dāng)V_D為常數(shù)時(shí)，因?yàn)閂_G越大，溝道中聚集的電子數(shù)量越多，相當(dāng)于從溝道一端到另一端的電阻越小，那么從直觀上來(lái)看流過(guò)溝道的電流I_D也會(huì)增大。

那具體I_D和V_G、V_D是什么關(guān)系呢? 線性關(guān)系還是非線性關(guān)系呢? 表達(dá)式是什么呢? 咱們下回分解。