概述：CD4060是一款14級二進制串行計數/分頻器，它是由一振蕩器和14級二進制串行計數器位組成，振蕩器的結構可以是RC或晶振電路，CR為高電平時，計數器清零且振蕩器使用無效。所有的計數器位均為主從觸發器。
2021-04-08 07:40:14
如何用multisim軟件仿真雙時鐘加/減計數器CT74LS192和譯碼器CC4511和譯碼器SM4205構成的30進制加法計數器和30進制減法計數器，求仿真接線圖。PCB打樣找華強 http://www.hqpcb.com/3 樣板2天出貨
2012-10-07 21:13:28
緩沖器74283 TTL 4位二進制全加器74290 TTL 二/五分頻十進制計數器74293 TTL 二/八分頻四位二進制計數器74295 TTL 四位雙向通用移位寄存器74298 TTL 四2輸入
2011-08-01 16:25:44
用protues 怎么做多級十進制分頻器
2016-06-04 07:55:03
十進制 好，那就讓我們來看看十進制 所謂十進制就是以10為基數的計數體制，其計數規律是逢十進一。 圖1.3.1展示了十進制的位號和位權之間關系的圖解。位號3210-1-2-3十進制數
2009-04-06 23:47:02
計數器。4、用74390兩個宏連接成八位十進制異步計數器。5、用74161用清零和置數法組成六進制和十二進制計數器。6、分別用D觸發器和同步計數器加譯碼電路的方法構成7進制電路實現如下編碼：[0→2→5
2009-10-10 11:47:02
剛開始接觸Multisim，我用的是Multisim14，今天畫了一個電路圖 實現十進制計數器顯示的功能，但仿真是報錯 Transient time point calculation did not converge ，找不出原因，希望大家幫我找找錯在哪里了哈
2016-08-14 20:18:16
計數器。如圖9-4所示為一個由CC40192十進制計數器接成的6進制計數器。（2） 利用預置功能獲M進制計數器圖9-5為用三個CC40192組成的421進制計數器。外加的由與非門構成的鎖存器可以克服器件
2009-10-11 10:00:11
內含有共陰、共陽十進制計數器的原理圖和芯片文檔
2013-12-03 16:03:53
隨著fpga學習深入，有以下問題求高手幫忙1，復位信號往往高扇出，那復位越少越好，有的就不需要復位，比如分頻器的計數，那哪些地方都可以不復位呢？2，verilog中使用數值判斷之類的，使用十進制
2014-03-06 19:49:09
本帖最后由 lianyicq 于 2015-7-23 08:49 編輯
請教一個簡單的問題，在Proteus下用4個帶復位端的邊沿觸發JK觸發器構成一個十進制加法計數器，清零信號在狀態為
2015-07-20 11:27:01
; S92 Q2 Q1 GNDT4290（T1290、74LS290、T210），是一個二-五-十進制計數器，能夠進行二進制、五進制計數、通過簡單聯線組成十進制計數
2008-07-05 13:41:26
請問給位大神，只用觸發器和簡單的邏輯門怎樣設計一個同步清零的二十進制的計數器
2013-10-16 22:00:52
這是一個可以對照顯示0～9這10個數字的二進制和十進制的電路。二進制數字用4個發光二極管顯示；它們排成一行，亮表示1，滅表示0。十進制數字用一個數碼管表示。數字的變化采用CD4040組成加法計數器，手動加1計數。
2021-04-27 07:21:40
具體的思路是這樣的十進制加法：開關高電平,從0計數到9，然后又跳到0十進制減法：開關低電平,從9計數到0，然后又跳到9這倆都是循環的還有就是要清零,按下j1之后，數碼管馬上顯示0，計數器重新從0開始
2013-12-25 20:47:27
求一份關于數電的四位十進制的加減法計數器！！！感謝各路大神！！！
2016-03-10 13:28:19
1、實現一個24進制加法計數器的設計本實驗設計實現一個24進制的加法計數器，它由晶體振蕩器、分頻器、計數器和數碼管顯示器組成，圖6.1是該加法計數器的示意圖。晶體振蕩器產生穩定的50MHz的脈沖信號
2022-07-05 15:14:27
這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。2、整數倍分頻器的設計2.1 偶數倍分頻 偶數倍分頻器的實現非常簡單，只需要一個計數器進行計數就能實現。如需要N分頻器（N為偶數），就可以由待分頻
2014-06-19 16:15:28
我想知道我們如何使用代碼而不是 UI 更改 STM32 中定時器的預分頻器和計數器周期的值。請幫忙。
2023-02-02 08:17:12
目錄一、頂層程序二、系統產生測試信號單元三、400HZ分頻器單元四、控制信號單元五、8位十進制計數器5.1一位十進制計數器六、鎖存器單元七、LED控制頂層程序7.1 400Hz分頻器7.2 計數器
2022-01-18 07:36:48
描述帶預分頻器的 Arduino 射頻頻率計數器SAB6456 預分頻器用于除以 64/256，上限為 1 GHz。固件可在：https ://github.com/imsaiguy/Frequency-Counter-Board
2022-07-04 07:02:14
模M的十進制加/減可逆計數器設計、仿真與實驗學習目標：熟悉常用MSI集成計數器的功能和應用，掌握利用集成計數器構成任意進制計數器的一般設計方法；學會利用EDA軟件（Proteus）對模M的可逆計數器
2009-09-16 15:06:52
請教一個數電的問題，我想設計一個可預置數 六十進制 （從60開始倒計時）減法計數器 ，可是我做出來的只能從59開始倒計時，不知道怎么改進啊，求賜教啊。 附件為我做的Proteus 的電路仿真。
2013-05-09 00:03:04
求74ls161十進制減計數器接法，有電路圖最好，我正在用multisim軟件來仿真，謝謝了！！
2013-05-22 10:58:35
`朋友們好！我想求一個，可加減計數器0-99999 ，6位。能給出仿真電路和程序那就太好了。`
2013-06-05 16:20:03
求高手幫忙，整一個FPGA 8位 計數器 十進制 的怎么搞！
2012-11-02 00:18:20
計數器（Counter）由基本的計數單元和控制門所組成，是在數字系統中對脈沖的個數進行計數，以實現測量、計數和控制功能，且兼有分頻功能的儀器。計數器按進位制不同，分為二進制計數器和十進制計數器；按
2021-12-08 08:32:28
EDA初學者，求各位同路人幫忙設計一個十進制計數器，用VHLD語言
2014-04-27 09:59:48
）分頻器、預分頻器與計數器兩大類，覆蓋的頻率范圍都包含我需要的2GHz，我想知道，(1)和(2)這兩類分頻器有什么不同嗎？是否是輸入信號格式要求不同？第(1)的手冊中沒有提到相噪，是否(1)比(2)的相噪
2019-01-11 13:39:43
誰能說說計數器和分頻器有什么異同呢?
2013-06-20 16:55:20
本人用原理圖輸入法設計二位十進制計數器，下面是一本書上的圖：用Quartus 2編譯時出現下面錯誤：請求各位大俠解決 啊，謝謝了。
2011-05-14 14:14:18
④ 構成脈沖分頻器集成十進制計數器【74LS290】集成十進制計數器【74LS390】1. 集成四位二進制計數器【74LVC161】(1) 邏輯符號CR：CR：CR： 異步置0端。優先級最高。PE：PE：PE：并行置數端。次高優先級。TC：TC：TC：進位信號。CEP，CET：CEP
2021-07-29 07:20:09
面試官問道針對一個大數分頻器（比如1千分頻1萬分頻）的計數器，有什么好方法可以節省一點資源？ 當時想了很久，就說按實際分頻用到多少位就分配幾位，避免一些無用寄存器的使用。然后他搖了搖頭，我向他請教
2016-08-16 16:39:47
TTL 二進制同步可逆計數器
2009-08-03 09:05:53
26 4026 CMOS 7段顯示十進制計數 分頻器:
2009-08-08 09:08:0229 CD4017 十進制計數/分配器 *CD4020 14位二進制串行計數器/分頻器 *CD4022 八進制
2006-04-17 21:18:42
3874 十進制計數器
二進制計數器具有電路結構簡單、運算方便等特點，但是日常生活中我們所接觸的大部分都是十進制數，特別是當二進制數的位數較多時，閱讀非常困難，還
2007-06-20 13:46:054188 十進制可逆計數器74LS192引腳圖管腳及功能表
2011-05-19 11:22:27121074 計數器的級連使用
一個十進制計數器只能顯示0~9十個數，為了擴大計數器范圍，常用多個十進制計數器級連使用。
2007-11-22 12:53:253379 
2位十進制可加減計數器電路-74LS190應用電路
2007-12-07 00:12:129926 
十進制計數器工作原理
同二進制計數器相比，十進制計數器較為復雜。分析步驟一般是：
2008-01-21 13:15:2228596 
60進制計數器,由于24進制、60進制計數器均由集成計數器級聯構成，且都包含有基本的
2008-06-30 00:00:4115785 
用16進制計數器先級聯后預置數構成的63
2008-07-05 13:54:552831 
先級聯后預置數構成的63進制計數器:我們同樣也可以先用級聯法組成10i計數器、或16i計數器，再用預置
2008-07-05 13:58:001507 
兩片4位二進制數加法計數器74LS161級聯成五十進制計數器。
2009-03-28 10:10:2334301 
TTL十進位計數器構成的分頻器
2009-04-11 10:14:571163 
用CMOS集成電路構成的數控分頻計數器
2009-04-11 10:27:52697 
由CMOS門構成的可調分頻器
2009-04-11 10:28:20962 
步進開關作為十進制計數器電路圖
2009-06-30 13:08:13944 
8421碼同步十進制遞增計數器
2009-09-24 11:09:346125 
T1192型同步十進制可逆計數器
2009-09-24 11:10:591352 
異步十進制遞增計數器
2009-09-24 11:12:051195 
十進制計數管 十進制計數管是由中央的圓板狀陽極和圍繞著它放置的三十根線狀的電極組成。這些線狀電極三根一組，共十組，每
2009-10-13 15:05:121490 
可編程分頻器電路
可編程分頻器：計數器可以對計數脈沖分頻，改變計數器的模便可以改變分頻比。根據這個原理，可以用集成計數
2010-01-12 13:58:073187 
十進制計數器,十進制計數器原理是什么?
二進制計數器具有電路結構簡單、運算方便等特點，但是日常生活中我們所接觸的大部分都是十進制數，特
2010-03-08 13:19:5424108 圖中所示是用C180 2-10進制同步加法計數器組成的時基分頻器(多級串行計數)線路.圖中晶體振蕩器采用振蕩頻率為
2010-10-19 15:03:291574 
分頻器及量程選擇電路 分頻器是由多級計數器完成，目的是得到不同的標準時基信號。采用4片雙十進制中規模計數器CD4518級聯可獲得10
2010-11-06 11:57:171834 
使用一片ICM7217A配4只共陰極LED數碼管，可構成4位十進制可逆計數器，其
2010-12-10 13:55:247311 
數字電子技術--中規模集成計數器及其應用--同步、異步二五十進制計數器-PPT
2016-03-22 14:33:060 HL配套C實驗例程分頻器1（計數器實現），配合開發板學習效果更好。
2016-04-11 17:14:067 CD4017 十進制計數器的應用實驗
2022-05-11 16:58:250 約翰遜MC14017B是五級十進制計數器內置代碼轉換器。 高速運行和約翰遜spike-free輸出是通過使用十進制計數器的設計。 十個解碼輸出通常是低，只在適當的十進制時間走高。 輸出的正向變化的時鐘脈沖。 這部分可用于分頻應用程序以及十進制計數器或十進制譯碼顯示應用程序。
2017-04-06 09:03:4828 集成計數器常見的是多位二進制計數器及十進制計數器，當需要實現其它進制計數器時，通常利用現有的集成計數器進行適當的連接而構成。對于當設計要求沒有限定計數器的狀態編碼時電路設計的靈活性問題已有文獻進行
2017-11-09 16:36:1681 針對任意進制（N進制）計數器的設計目的，采用反饋復零法對基于同步十進制計數器7415160進行設計，分別采用異步清零法實現了6進制計數器和同步置數法實現7進制計數器的設計，通過應用EWB軟件對所設
2017-12-21 17:08:3762805 
60進制計數器，由于24進制、60進制計數器均由集成計數器級聯構成，且都包含有基本的十進制計數器，從設計簡便考慮，芯片選擇同步十進制計數器
2017-12-22 13:55:48153475 
使用兩片74LS161芯片級聯的形式來構成六十進制計數器，一片控制個位，為十進制；另一片控制十位，為六進制。
2018-01-17 13:58:4756134 
本文主要介紹了74ls160十進制計數器電路的設計與實現。74LS160是二~十進制同步可預置計數器，1腳Cr為清零端，低電平有效.2腳CP為時鐘脈沖輸人端，上升沿觸發.3~6V腳D1一D4為數據
2018-01-18 15:14:45199667 
本文主要介紹了74ls160構成24進制計數器電路設計。本設計采用異步清零。由兩片十進制同步加法計數器74LS160和一片與非門74LS00以及相應的電阻開關組成。由外加送來的計數脈沖送入兩個計數器
2018-01-18 15:43:05153589 
74LS290為異步二-五-十進制加法計數器。本文為大家介紹74ls290構成31進制計數器電路。
2018-01-25 14:36:3917741 
74ls290是一個二，五，十進制計數器，本文為大家介紹由74ls290構成的各種進制計數器的電路。
2018-01-26 09:26:11112216 
本文主要介紹了74ls163實現十進制計數器電路。改變74LS163二進制計數器為十進制計數器，即用一FDS4435BZ個與非門，其兩個輸人取自QA和QD，輸出接清零端α‘R。當第9個脈沖結束時
2018-05-08 11:31:2048594 
功能，并且具有進位信號輸出，可串接計數使用。重點分析了構成N進制計數器、以74LS163為基礎設計一個6分頻電路等。
2018-05-08 14:27:2359407 
本文主要介紹了74ls161分頻電路圖大全（脈沖分頻電路\同步加法計數器）。計數器又稱為分頻器。N進制計數器的進位輸出脈沖就是計數器輸入脈沖的N分頻。N進制計數器可直接作為N分頻器。用同步加法計數器
2018-05-08 14:41:38102553 
本文主要介紹了兩個74LS192級聯構成兩位十進制計數器。以兩個74LS192級聯構成兩位十進制計數器控制實現0.0~9.9V的切換為例。低位計數器輸出Qo、Qi、Q2、Q3分別提供0.1V
2018-05-09 09:52:2356277 
，S8424是兩組RS T觸發器．S8480是4×2輸入與非門。二-八進制撥盤開關用來確定分頻器的分頻系數，以保證觸發器復位。如果采用二-十進制撥盤開關，另外再加一個觸發器和兩個二極管。則可構成分頻系數為1～10的分頻器。
2018-10-03 18:37:02427 關鍵詞：SN74150 , SN7442 , SN7490 , 數字分頻器 如圖所示為數字分頻電路。該電路由3塊集成電路構成，分頻系數可以從1～9變化。計數器SN7490輸出的二-十進制數送至譯碼器
2018-10-08 07:58:011750 偶數倍分頻器的實現非常簡單，只需要一個計數器進行計數就能實現。如需要N分頻器（N為偶數），就可以由待分頻的時鐘觸發計數器進行計數，當計數器從0計數到N/2-1時，將輸出時鐘進行翻轉，并給計數器一個復位信號，以使下一個時鐘開始從零計數。
2019-02-01 01:49:001029 
40110 為十進制可逆計數器/鎖存器/譯碼器/驅動器，具有加減計數，計數器狀態鎖存，七段顯示譯碼輸出等功能。
2019-04-30 08:00:006 十進制計數器是人們最常用的計數器，但在某些特殊的計數場合下，也需要其他進制的計數器。
2020-01-14 09:46:487192 
電子秒表一般由振蕩器、分頻器、計數器、譯碼器、顯示器等幾部分組成。其中振蕩器和分頻器組成標準秒信號發生器，由不同進制的計數器、譯碼器和顯示器組成計時系統。信號送入計數器，累計結果以分、秒、分秒的數字顯示出來，分、分秒由十進制計數器構成，秒由六十進制計數器構成。
2020-10-16 08:00:001 芯片74ls160是十進制計數器，這種同步可預置十進計數器是由四個D型觸發器和若干個門電路構成。
2021-06-05 14:35:3814045 電子發燒友網站提供《帶預分頻器的Arduino射頻頻率計數器.zip》資料免費下載
2022-07-06 09:26:040 二進制編碼的十進制是一個串行數字計數器，可計數十位數字，它會為每個新的時鐘輸入重置。由于它可以通過10種獨特的輸出組合，因此也被稱為“十進制(BCD)計數器”。十進制計數器可以計數0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。
2022-10-31 16:25:3715920 
偶數倍分頻器的實現非常簡單，只需要一個計數器進行計數就能實現。如需要N分頻器（N為偶數），就可以由待分頻的時鐘觸發計數器進行計數，當計數器從0計數到N/2-1時，將輸出時鐘進行翻轉，并給計數器一個復位信號，以使下一個時鐘開始從零計數。
2022-11-21 09:41:24751 本方案是一個基于 FPGA ?的十進制計數器。共陽極 7 段顯示器上的 0 到 9 十進制計數器，硬件在 Xilinx Spartan 6 FPGA 板上實現。
2022-12-20 14:52:252 雙十進制紋波計數器-74HC_HCT390
2023-02-15 19:06:310 帶 10 個解碼輸出的 Johnson 十進制計數器-74HC_HCT4017
2023-02-16 20:29:320 帶 10 個解碼輸出的 Johnson 十進制計數器-74HC_HCT4017_Q100
2023-02-17 19:59:071 可預置同步BCD十進制計數器；異步復位-74HC160
2023-02-20 20:05:5010 基于51單片機的分頻器1（計數器實現）例程源代碼
2023-05-18 09:54:090 電子發燒友網站提供《在Verilog HDL中使用分頻器的8位計數器的設計.zip》資料免費下載
2023-06-15 10:14:440
電子發燒友App
工商網監
湘ICP備 2023018690 號
評論