（文章來源：PARKER）

在這樣一個對數字電路處理有利的世界中,模擬技術更多地用來處理對它們不利的過程。但這個現象可能正在改變。

我們生活在一個模擬世界中,但數字技術已經成為主流技術?；旌?a target="_blank">信號解決方案過去包含大量模擬數據,只需要少量的數字信號處理,這種方案已經遷移到系統應用中,在系統中第一次產生了模數轉換過程。

模擬技術衰落有幾個原因,其中一些是建立在自身缺陷上的。摩爾定律適用于數字電路而不是模擬電路;晶體管可以而且必須做得更小,這有利于數字電路。但這對模擬晶體管的影響并不大,反而器件尺寸越小,模擬器件特性往往越差。器件的小型化一直是這個世界技術進步的關鍵,在這一點上模擬技術不能跟上時代,漸漸被遺忘了。

工藝技術已經針對數字化進行了優化,這并不奇怪,但這對剩下的模擬元件造成越來越大的壓力。產品生命周期中的制造工藝變化和參數退化在模擬世界中更具挑戰性。這意味著模擬元件需要比數字元件更多的分析和巧妙的設計。

模擬技術仍然被認為是一種藝術,而且自動化并沒有以數字方式遷移到工具中,這意味著模擬生產力繼續下降。我們正在發現在芯片中,即使是非預期的模擬內容也占據了SoC表面積很大的一部分,而且模擬器件的設計需要很長時間,也要承擔風險。

諷刺的是,隨著數字設備越來越小,芯片越來越大,SoC設計的幾個方面開始看起來更像是模擬問題。時鐘和功率分配正在迅速成為模擬問題。芯片依賴于PHY電路移動圍繞系統移動數據,這些是模擬電路的特點。對于不能兼容模擬內容的芯片(基本上也就意味著所有芯片),上述幾個方面僅僅是為什么摩爾定律無法實現芯片總面積、功率、性能提升的部分原因,缺乏對模擬信號和器件的關注,這是數字芯片現在付出代價的原因。

業界對這一趨勢沒有任何論據。Morton CTO首席技術官Oliver King表示:“領先的高級工藝非常適用于邏輯密度和性能設計,因此模擬電路必須遵守設計規則所帶來的限制。同樣的情況是,這些過程的建模并沒有針對模擬設計進行優化?！?/p>

西門子商業顧問公司的產品營銷經理杰夫·米勒補充說:“小功能尺寸的先進工藝節點設計確實可以滿足大規模數字邏輯的需求。低電壓、低功耗和地成為的邏輯晶體管是促進摩爾定理繼續想數字方向發展的關鍵因素。然而,對于模擬設計團隊來說,將其用于越來越小的特征尺寸的好處并不能轉化。雖然在16nm及以下確實有很多模擬設計正在使用finFET和多模式化的工藝節點,但這通常是允許大數字和模擬(元件)在同一個芯片(die)上共存。”
? ? ? （責任編輯：fqj）