DPTV-3D引腳功能

序號 類型 標識 釋義 CPU主接口部分 165-172 I/O AD[T:O] 多路地址和數據線 4 I ADDRESS IC總線地址選擇腳 5 I RESET# 系統復位 6 I PS 外部CPU出入使能端 175 I ALE 地址寄存器使能端 176 I WR# CPU寫 177 I RD# CPU讀 178 I/O SD IC數據線 179 I SC IC時鐘線 180 I/O INT 中斷 173 I VSS 數字地 174 I VDD 數字電源模擬支持接口部分 163 AI XTLI 時鐘輸入 164 AI/O XTLO 時鐘輸出 158 AI MLF 記憶時鐘環路低通濾波 161 AI VLF 視頻時鐘環路低通濾波 157 AI AVDD1 記憶時鐘模擬供電 159 AI AVSS1 記憶時鐘模擬地 160 AI AVSS2 視頻時鐘模擬地 162 AI AVDD2 視頻時鐘模擬供電模擬輸入接口部分 183 AI CVBS1 復合視頻輸入1 184 AI CVBS2 復合視頻輸入2 185 AI CVBS3 復合視頻/S端子亮度信號輸入 186 AI CVBS4 復合視頻4/Y分量輸入 188 AI/O CVBS-OUT1 復合視頻輸出1 189 AI/O CVBS-OUT2 復合視頻輸出2 196 AI C S端子C輸入 197 AI Cr Cr分量輸入 207 AI Cb Cb分量輸入 201 AI RB1 10Bit分量/Luma底電壓基準 202 AI RT1 10Bit分量/Luma頂電壓基準 203 AI RT2 10Bit分量/Chroma頂電壓基準 204 AI RB2 10Bit分量/Chroma底電壓基準 208、198、187 AI CCLP[3:1] 接模擬箝位誤差電壓存儲電容 181、190、194、199、205 AI AVDDA 模擬電源 182、191、195、200、206 AI AVSSA 模擬地 192 I VDD-ADC 模擬電源 193 I VSS 模擬地 TV和RGB接口部分 1 I V5SF 5V基準電壓 2 I TEST 預留測試腳 3 I/O INT2/TESTPCLK 第二/CPU中斷 7～14 I/O CAPD[23:16]RGB RGB底位 15－22 I/O CAPD[15:8]RGB RGB高位或副正面 38 I/O CLKPIP TV副畫面時鐘 39 I/O HSYNCPIP YV行同步或副畫面HDE 40 I/O VHYNCPIP TV場同步或副畫面VDE 41 I/O CLKRGB RGB時鐘 42 I/O HSYNCRGB RGB行同步或HDE 43 I/O VSYNCRGB RGB場同步或VDE 44－51 I/O CAPD[7:0]RGB RGB高位 23 I VDD 數字電源 24 I VSS 數字地顯示接口部分 26 AO VM VM控制D/A變換器 27 AO R 紅基色D/A變換器 28 AO G 綠基色D/A變換器 29 AO B 藍基色D/A變換器 31 AI IRSET D/A變換電源偏置 34 TO HSYNC 偏轉處理行同步信號 35 TO VSYNC 偏轉處理場同步信號 36 I/O HFLB 保護行逆程脈沖輸入 37 I/O VPROT 場保護/箝位 32 AI AVDD 模擬電源 25、30、33 AI AVSS 模擬地幀緩沖記憶接口部分 113－112 109－102 O MAI[9:0] 幀緩沖存儲地址 154－142、139－127 IO BA 64Bit幀緩沖存儲數據 124－119、89－82 79－68、65－54 99 TO RAS# RAS#信號 100 TO CAS# CAS3信號 101 TO WE# 寫使能 98 TO CSI# CSI信號 97 TO CSO# CSO信號 96 TO MCLK SGRAM SDRAM時鐘信號 118－115、90－93 TO DQM[7:0] 讀寫使能 52、66、80、94、110 I VDD 數字電源 125、140、156 53、67、81、95、111 I VSS 數字地 126、141、155 114 I/O BA SGRAM SDRAM槽地址選擇

DPTV－DX引腳功能 I＝Digital Input O＝Digital Output Ax＝Analog Pin PWR＝Power（Input） GND＝Ground（Input） Tx＝Pin has Tri-state characteristics CPU主接口引腳功能引 腳 標 識 類型 功 能 4 ADDRSEL I I2C地址選擇引腳。0＝7C，1＝7E 5 RESET# I 系統復位。要連到CPU復位輸出 6 PS I 外部CPU存取使能端 165-172 AD[7：0] I/O 多路復用的地址和數據線 173 VSS I 數 字 地 174 VDD I 數 字 電 源 175 ALE I 地址寄存器使能端 176 WR# I CPU 寫 177 RD# I CPU 讀 178 SD I/O I2C 數 據 線 179 SC I I2C 時 鐘 線 180 INT I/O 中 斷顯示接口（DAC&DDP）引腳功能引腳 標識 類型 功 能 25、30、33 AVSS AI 模 擬 地 26 VM AO 用于VM控制的DAC 27 R AO DAC紅信號 28 G AO DAC綠信號 29 B AO DAC藍信號 31 IRSET AI 用于DAC電流源的偏置 32 AVDD AI 模 擬 供 電 34 HSYNC TO 用于DDP的行同步信號 35 VSYNC TO 用于DDP的場同步信號 36 HFLB I/O 用于保護的行逆程脈沖輸入 37 VPROT I/O 場保護/箝位擬支持接口引腳功能引腳 標識 類型 功 能 157 AVDD1 AI 用于記憶存儲器時鐘的模擬供電 158 MLF AI 用于記憶存儲器時鐘PLL的低通濾波節點 159 AVSS1 AI 用于記憶存儲器時鐘的模擬地 160 AVSS2 AI 用于視頻時鐘的模擬地 161 VLF AI 用于視頻時鐘PLL的低通濾波節點 162 AVDD2 AI 用于視頻時鐘的模擬供電 163 XTLI AI 用于時鐘合成的晶振輸入 164 XTLO AI/O 用于時鐘合成的晶振輸出模擬輸入接口（ADC）引腳功能引 腳 標 識 類型 功 能 181、190、194、199、205 AVDDA AI 模 擬 供 電 182、191、195、200、206 AVSSA AI 模 擬 地 183 CVBS1 AI 用于ADC的復合視頻1輸入 184 CVBS2 AI 用于ADC的復合視頻2輸入 185 CVBS3 AI 用于ADC復合視頻3/S端子Y輸入 186 CVBS4 AI 用于ADC復合視頻4/分量的Y輸入 188 CVBS_OUT1 AI/O CVBS/Luma輸出基準電流 189 CVBS_OUT2 AI/O CVBS/Chroma輸出基準電流 192 VDD_ADC I 模 擬 供 電 193 VSS I 模 擬 地 196 C AI 用于ADC的S端子視頻的C輸入 197 Cr AI 用于ADC的分量的Cr輸入 207 Cb AI 用于ADC的分量的Cb輸入 201 RB1 AI 復合/Luma10bitA/D頂電壓基準 202 RT1 AI 復合/Luma10bitA/D底電壓基準 203 RT2 AI 復合/Chroma10bitA/D頂電壓基準 204 RB2 AI 復合/Chroma10bitA/D的底電壓基準

DPTV-IX引腳功能
CPU主接口引腳功能
PIN TYPE PIN NO 功能
AD[T：O] I/O 165-172 多路地址和數據線
ADDRSEL I 4 總線地址選擇腳
RESET# I 5 系統復位
PS I 6 外部CPU出入口使能端
ALE I 175 地址寄存器使能端
WR# I 176 CPU寫
RD# I 177 CPU讀
SD I/O 178 I2C數據線
SC I 179 I2C時鐘線
INT I/O 180 中斷
Vss I 173 數字地
VDD I 174 數字電源
顯示接口引腳功能（DAC和DDP）
PIN TYPE PIN NO 功能
VM AO 26 VM控制D/A變換器
R AO 27 紅基色D/A變換器
G AO 28 綠基色D/A變換器
B AO 29 藍基色D/A變換器
IRSET AI 31 D/A變換電源偏置
HSYNC TO 34 偏轉處理行同步信號
VSYNC TO 35 偏轉處理場同步信號
HFLB I/O 36 保護行逆程脈沖輸入
VPROT I/O 37 場保護/箝位
AVDD AI 32 模擬電源
AVss AI 25.30.33 模擬地
模擬支持接口引腳功能
PIN TYPE PIN NO 功能
XTAL1 AI 163 時鐘輸入
XTAL0 AI/O 164 時鐘輸出
MLF AI 158 記憶時鐘環路低通濾波
VLF AI 161 視頻時鐘環路低通濾波
AVDD1 AO 157 記憶時鐘模擬供電
AVss1 AI 159 記憶時鐘模擬地
AVss2 AI 160 視頻時鐘模擬地
AVDD2 AI 162 視頻時鐘模擬供電
DPTV-IX模擬支持接口引腳功能
PIN TYPE PIN NO 功能
CVBS1 AI 183 復合視頻輸入1
CVBS2 AI 184 復合視頻輸入1
CVBS3 AI 185 CVBS/S端子Y 輸入
CVBS4 AI 186 CVBS4/Y分量輸入
CVBS-OUT1 AI/O 188 CVBS/Luma輸出
CVBS-OUT2 AI/O 189 CVBS/chroma輸出
C AI 196 S端子C輸入
Cr AI 197 Cr分量輸入
Cb AI 207 Cb分量輸入
RB1 AI 201 10bit分量/Y底VREF
RT1 AI 202 10bit分量/Y頂VREF
RT2 AI 203 10bit分量/C頂VREF
RB2 AI 204 10bit分量/C底VREF
CCLP[3：1] AI 208.198.187 接模擬箝位誤差電壓存儲電容
AVDDA AI 181.190.194.199.205 模擬電源
AVSSA AI 182.191.195.200.206 模擬地
VDD-ADC I 192 模擬電源
VSS I 193 模擬地
TV和RGB接口引腳功能
PIN TYPE PIN NO 功能
V5SF I 1 5V基準電壓
TEST I 2 頂留測試腳
INT2 I/O 3 第二CPU中斷
TESTPCLK I/O 7-14 第二中斷
CADD[23：16] I/O 7-14 RGB（低位）
R[2：0] I/O 7-14 RGB（低位）
G[1：0] I/O 7-14 RGB（低位）
B[2：0] I/O 7-14 RGB（低位）
CAPD[15：8] I/O 15-22 RGB（高位）或副正面
G[4：2] I/O 15-22 RGB（高位）或副正面
B[7：3] I/O 15-22 RGB（高位）或副正面
CAPPIPD[7：0] I/O 15-22 RGB（高位）或副正面
CLKPIP I/O 38 TV副畫面時鐘
HSYNCPIP I/O 39 TV行同步或副畫面HDE
VSYNCPIP I/O 40 TV行同步或副畫面HDE
CLKRGB I/O 41 RGB時鐘
HSYNCMP/HSYNSRGB I/O 42 RGB行同步或HDE
VSYNCMP/VSYNCRGB I/O 43 RGB場同步或VDE
CAPD[7：0] I/O 44-51 RGB（高位）
R[7：3] I/O 44-51 RGB（高位）
G[7：5] I/O 44-51 RGB（高位）
VDD I 23 數字電源
VSS I 24 數字地