STM32L072是低功耗MCU, 但是用內部時鐘，通過鎖相環倍頻到主頻32MHz后，執行main函數，SystemClock_Config();函數后，單片機有7mA的功耗，為啥這么大？應該怎么樣
2024-03-15 06:03:28
請問在電子電路中鎖相環和鑒相器的電路結構是什么樣的？它是如何實現此電路功能的？可否詳細解釋一下？
2024-02-29 22:34:45
模塊框圖LVDS_RXIP核配置（下圖）。EDID讀取的圖像參數及計算出的數據速率與時鐘速率（下圖）。手冊IP核解析 1. 接收器發送器使用共享鎖相環2. 使用鎖相環源同步模式 代碼中例化lvds
2024-02-26 09:35:47
時鐘發生器芯片廠家 時鐘芯片是一種基于PLL的時鐘發生器，采用ADPLL（全數字鎖相環）技術，以實現的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現小于0.3ps RMS的相位抖動性能
2024-02-04 11:41:14
基本鎖相環通常由鎖相檢測器（Phase Detector）、低通濾波器（Loop Filter）和令牌圈振蕩器（VCO）組成。它是最簡單的鎖相環形式，用于頻率和相位同步。
2024-01-31 16:00:55
217 
鎖相環是保證相位一致，還是相位差一致？鎖相環的輸入輸出相位一致嗎？ 鎖相環（PLL）是一種回路控制系統，用于保持輸出信號的相位與參考信號的相位之間的恒定關系。簡單來說，鎖相環的目的是保證相位一致
2024-01-31 15:45:48202 鎖相環鎖定后一定不存在頻差嗎？ 鎖相環是一種常用的控制系統，用于將輸入信號與參考信號之間的相位誤差維持在一個可接受的范圍內。它通過調節輸出信號的相位和頻率來實現這個目標。然而，鎖相環鎖定后并不能完全
2024-01-31 15:25:05162 鎖相環到底鎖相還是鎖頻？ 鎖相環（PLL）是一種常用的控制系統，主要用于同步時鐘。它通過將被控信號的相位與穩定的參考信號進行比較，并產生相應的控制信號，使被控信號的相位保持與參考信號同步。這種控制
2024-01-31 15:25:00233 鎖相環路與自動頻率控制電路有何區別？為什么說鎖相環相當于一個窄帶跟蹤濾波器 鎖相環路（PLL）和自動頻率控制電路（AFC）是常見的頻率調節電路，它們的主要區別在于功能和應用場景。 首先，我們來探討
2024-01-31 15:24:57176 ，也稱為追蹤帶。它的主要功能是鎖定輸入信號與VCO（電壓控制振蕩器）輸出信號的相位，使輸出信號與輸入信號保持相位一致。 - 鎖相環捕獲帶：捕獲帶是鎖相環的另一種工作模式，也稱為拉住帶。它的主要功能是在輸入信號發生較大偏差時，將輸出
2024-01-31 11:31:47180 LVDS擴頻輸出。RS2CG5705B被配置為選擇擴展和時鐘選擇。使用鎖相環（PLL）技術，該電路采用25MHz的晶體輸入，并在100MHz和200MHz的時鐘頻率下產生4對差分輸出（HCSL）。它還
2024-01-24 17:31:16
ADF4378BCCZ是一款高性能、超低抖動、整數N 具有集成電壓控制的相控陣鎖相環（PLL） 理想情況下，振蕩器（VCO）和系統參考（SYSREF）重定時器 適用于數據轉換器和混合信號前端
2024-01-04 19:31:37
本人在使用ADF4372芯片時，運用RF16輸出口，鎖相環正常鎖定，但是輸出幅度只有-28dbm,這是為什么，請求解答謝謝。沒有在VDDX1加7.4nH電感。
2024-01-03 07:39:15
數字鎖相環（DigitalPhase-LockedLoop，簡稱DPLL）是一種基于反饋控制的技術，用于實現精確的時序控制和相位同步。通過相位比較、頻率差計算、頻率控制、濾波和循環控制，它能夠完成
2024-01-02 17:20:25693 
時鐘發生器芯片廠家 時鐘芯片是一種基于PLL的時鐘發生器，采用ADPLL（全數字鎖相環）技術，以實現的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現小于0.3ps RMS的相位抖動性能
2023-12-29 09:29:50
時鐘緩沖器芯片時鐘芯片是一種基于PLL的時鐘發生器，采用ADPLL（全數字鎖相環）技術，以實現的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現小于0.3ps RMS的相位抖動性能。可輸出差分
2023-12-28 13:46:09
在鎖相環（PLL）中，低通濾波器通常用于濾除鎖相環環路中的高頻噪聲，并平滑鎖相環的控制信號。
2023-12-22 18:15:04284 32M，在第一版的PCB上跑，AD9963的DLL輸出頻率就是32M，但是在第二版PCB上跑時，AD9963的輸出頻率有的時候自己就變成了64M，并且和32M是隨機出現的。配置鎖相環是根據手冊上的例子配置的，求大家幫幫忙，最近項目很急。
2023-12-22 07:42:34
合成器產生輸出頻率的振蕩器比采用非鎖相環技術的振蕩器一般呈現較差的相位噪聲性能。例如，對于需要低噪聲、穩定和精確時鐘源的工業級設備（比如收發器模塊或數據中心），可選擇150fs小型塑封石英PLL振蕩器；而
2023-12-14 09:19:08
AC1571 是用于 5G 基站應用的基于 PLL的時鐘發生器，該芯片采用全數字鎖相環技術，以實現最佳的高頻低相噪性能，并具有低功耗和高PSRR能力。典型應用場景：· 無線基站·
2023-12-12 14:25:17
9680測試評估中遇到問題：
按照數據手冊中的配置步驟，關斷鏈路，通過0x570和0X56E寄存器快速配置JESD204B，鏈路上電后，電路鎖相環無法鎖定，204B無法正常輸出數據。
2023-12-05 08:04:26
外部參考時鐘為90MHz，需要的到一個110MHz的中頻信號，因此使用AD9779內部鎖相環，進行8倍插值處理。reg01配置為11001000，reg8配置為01111100，reg9配置為
2023-12-04 08:29:29
鎖相環是一種 反饋系統 ，其中電壓控制振蕩器和相位比較器相互連接，使得振蕩器頻率(相位)可以準確跟蹤施加的頻率或相位調制信號的頻率。鎖相環可用來從固定的低頻信號生成穩定的輸出頻率信號。首批鎖相環
2023-11-30 15:01:08680 
版主好：
現在使用AD9518-1，REF1輸入頻率為40M,R
divider設置為8,A=0,B=15,P=32
想用內部鎖相環和VCO輸出2.4G，內部鎖相環已經設置為on。VCO也已經可以
2023-11-30 06:40:23
鎖相環技術解析（上）
2023-11-29 16:51:25322 
鎖相環技術解析（下）
2023-11-29 16:39:56213 
電子發燒友網站提供《鎖相環基本結構及原理.pdf》資料免費下載
2023-11-29 11:23:37
1 有沒有不需要單片機直接在外部引腳加高低電平就能輸出預定信號的鎖相環芯片？
2023-11-16 08:23:51
用AD8675做鎖相環有源環路濾波時，出現開關機運放鎖死（正向端電壓1.6V左右，負向端電壓0.9V左右）。運放正向端采用兩個1KΩ電阻分壓給偏置，負向端接電荷泵輸出。運放供電15V以下，不會出現這個現象，高于20V以后，出現次數很多。什么原因？？？？急等
2023-11-16 08:07:18
電子發燒友網站提供《基于VHDL的全數字鎖相環的設計.pdf》資料免費下載
2023-11-10 09:47:340 電子發燒友網站提供《數字鎖相環狀態檢測電路.pdf》資料免費下載
2023-11-10 09:43:180 鎖相環路(Phase Locked Loop)是一個閉環的相位控制系統，它的輸出信號的相位能自動跟蹤輸入信號相
位。
2023-11-09 15:20:460 簡介：鎖相環路的工作原理
§1-2 鎖相環路的工作原理
鎖相環路實質上是一個相差自動調節系統。為了掌握環境的工作原理，理解環 路工作過程中發生的物理現象，必須導出環路的相位
2023-11-09 15:16:240 V CO 輸出本地參考頻率。由于V CO 采用模擬電路, 這將帶來元件 飽和、直流漂移、非線性等問題。因此, 全數字鎖相環得到了越來越廣泛的應用。
本文介紹一種 DD S(D irect D igital Syn thesizer) 與 PLL (Phase L ocked L oop ) 技術
2023-11-09 08:31:401 時鐘抖動是相對于理想時鐘沿實際時鐘存在不隨時間積累的、時而超前、時而滯后的偏移稱為時鐘抖動,簡稱抖動
2023-11-08 15:08:01892 
為何不用一根導線代替鎖相環？ 鎖相環（PLL）是一種廣泛使用的電路，用于同步和追蹤時鐘和數據信號。它通常由一個鎖相環振蕩器（VCO）、一個相鎖環（PLL）和一個數字控制器（DCO）組成。 PLL
2023-10-31 10:33:15191 鎖相環性能度量標準包括品質因數、噪聲基底、閃爍噪聲模型。
2023-10-30 17:19:51318 
傳統鎖相環，環路帶寬、相位裕度與電荷泵電流、濾波器RC參數、分頻比、參考頻率等參數相關。
2023-10-30 16:47:58693 
針對電網普遍存在的直流偏移和諧波干擾問題，提出一種基于二階廣義積分器鎖相環（SOGI-PLL）的改進型鎖相環算法。
2023-10-30 15:48:04743 
如何用鎖相環恢復載波同步信號？ 鎖相環（PLL）是一種電路，可用于恢復和跟蹤輸入信號的頻率和相位。PLL常用于電信、通訊和控制系統中，以恢復和跟蹤載波同步信號。本文將介紹鎖相環如何恢復載波同步信號
2023-10-30 10:56:38356 載波同步電路中的鎖相環設計的關鍵點 鎖相環（Phase-Locked Loop，PLL）是一種廣泛應用于通信、電視、雷達、計算機等領域的電路，可用于頻率合成、頻率解調、時鐘生成、數字信號處理等多種
2023-10-30 10:51:28259 頻繁地開關鎖相環芯片的電源會對鎖相環有何影響？ 鎖相環（PLL）是一種被廣泛應用在現代電子技術中的集成電路，它是一種反饋控制系統，可以將輸入信號和本地參考信號同步。鎖相環可用于電子時鐘、數字信號處理
2023-10-30 10:16:40267 當鎖相環無法鎖定時，該怎么處理的呢？如何解決鎖相環無法鎖定？ 鎖相環作為一種常見的電路設計，具有廣泛的應用領域。然而，在一些情況下，由于種種原因，鎖相環可能無法正常鎖定，這時需要進行一系列的測試
2023-10-30 10:16:33969 鎖相環在相位檢測中的應用? 鎖相環（PLL）是一種電子技術中廣泛應用的電路，用于調整一個輸出信號的相位來精確匹配一個參考信號。鎖相環在各種不同的應用領域都有著廣泛的應用，例如通信系統、控制系統、測量
2023-10-29 11:35:19352 本應用筆記詳細介紹了具有外部VCO的完整12GHz、超低相位噪聲小數N分頻鎖相環（PLL）的設計。它由高性能小數N分頻PLL （MAX2880）、基于運算放大器的有源環路濾波器（MAX9632
2023-10-28 14:45:416895 電子發燒友網站提供《鎖相環在微機保護中的應用.pdf》資料免費下載
2023-10-27 11:05:350 電子發燒友網站提供《應用于數字鎖相環的NCO設計.pdf》資料免費下載
2023-10-26 10:33:451 了解鎖相環（PLL）瞬態響應 如何優化鎖相環（PLL）的瞬態響應？ 鎖相環（PLL）是一種廣泛應用于數字通信、計算機網絡、無線傳輸等領域的重要電路。PLL主要用于時鐘恢復、頻率合成、時鐘同步等領域
2023-10-23 10:10:20869 鎖相環(PLL)基本原理 當鎖相環無法鎖定時該怎么處理的呢？ 鎖相環(Phase Locked Loop, PLL)是一種電路系統，它可以將輸入信號的相位鎖定到參考信號的相位。在鎖相環中，反饋回路
2023-10-23 10:10:151352 Altera的FPGA中，只有從專用時鐘管腳(Dedicated clock)進去的信號，才能接片內鎖相環(PLL)嗎？? 在Altera的FPGA中，專用時鐘管腳是經過特殊處理的單獨管腳，其用途
2023-10-13 17:40:00297 是將某一參考信號的頻率和相位鎖定到一個輸出信號的頻率和相位。 然而，在一些情況下，鎖相環無法鎖定輸入信號。特別是在輸入信號頻率發生了劇烈變化時，鎖相環的反應速度跟不上變化，導致無法鎖定。此外，輸入信號中存在噪聲干擾，也會
2023-10-13 17:39:58721 )常作為電力系統中的一種重要控制策略。三相鎖相環(PLL)是一種基于鎖相環原理的控制系統，它能夠將輸入的三相電壓信號轉化成可用于控制其他系統的數字信號。 三相鎖相環(PLL)的作用是使得輸出電壓與輸入電壓之間保持恒定的相位差，這樣可以得到一個相對穩定的輸出電壓。
2023-10-13 17:39:56482 什么是鎖相環？PLL和DLL都是鎖相環區別在哪里？ 鎖相環（Phase Locked Loop，PLL）是一種基于反饋的控制系統，用于提供穩定的時鐘信號。它可以將參考信號的相位與輸出信號的相位進行
2023-10-13 17:39:53665 時鐘發生器由哪些部分組成？鎖相環pll的特點是什么？如何用硬件配置pll? 時鐘發生器是指通過特定的電路設計產生適合各種電子設備使用的時鐘信號的器件。時鐘發生器由多個部分組成，其中最核心的是鎖相環
2023-10-13 17:39:50443 pll鎖相環的作用 pll鎖相環的三種配置模式? PLL鎖相環是現代電子技術中廣泛應用的一種電路，它的作用是將一個特定頻率的輸入信號轉換為固定頻率的輸出信號。PLL鎖相環的三種配置模式分別為
2023-10-13 17:39:481098 電子發燒友網站提供《基于超前-滯后控制器的單相數字鎖相環研究.pdf》資料免費下載
2023-10-09 15:01:400 關于鎖相環怎么選型，1MHz以下的自動頻率跟蹤，應該選擇哪種鎖相環比較好?
2023-10-08 08:00:22
我有一個鎖相環電路的pcb板和proteus仿真電路。
2023-10-04 07:58:55
鎖相環(Phase Locked Loop, PLL)是一種廣泛應用于通信系統、頻率合成、數字信號處理等領域的關鍵電路。本文將介紹鎖相環的基本原理、分類及應用，以期幫助讀者更好地理解和掌握這一技術。
2023-09-14 17:29:122983 最基礎的鎖相環系統主要包含三個基本模塊：鑒相器（Phase Detector：PD）、環路濾波器（L00P Filter：LF）其實也就是低通濾波器，和壓控振蕩器（Voltage
2023-09-03 12:01:12853 
景下的時序要求。尤其對于需要高速數據傳輸、信號采集處理等場景的數字信號處理系統而言，FPGA PLL的應用更是至關重要。本文將介紹FPGA鎖相環PLL的基本原理、設計流程、常見問題及解決方法，以及該技術在外圍芯片時鐘提供方面的應用實例。 一、FPGA鎖相環PLL基本原理 1.時鐘頻率的調
2023-09-02 15:12:341319 鎖相環倍頻器鎖在基頻怎么辦？? 鎖相環倍頻器是一種基于相位鎖定原理的電子設備，它能夠將輸入信號的頻率倍增。然而，有時候鎖相環倍頻器會鎖在基頻上，導致無法達到所要求的倍頻效果。這時候，我們需要采取一些
2023-09-02 15:12:31369 輸出信號的頻率和相位，使得二者保持同步。在數字信號處理器（DSP）芯片中，鎖相環起著至關重要的作用。 鎖相環的基本原理是通過一個反饋環路來實現頻率和相位的同步。反饋信號一般由一個包含參考信號和被控制信號的相位檢測器產生，
2023-09-02 15:06:341688 鎖相環是如何實現倍頻的？? 鎖相環（Phase Locked Loop, PLL）是一種電路，用于穩定和恢復輸入信號的相位和頻率。它可以廣泛應用于通信、計算機、音頻等領域中。其中一個重要的應用就是
2023-09-02 14:59:371594 的穩定控制。本文將從以下幾個方面詳細介紹鎖相環頻率合成器的優缺點。 優點： 1.頻率合成精度高 鎖相環頻率合成器具有較高的頻率合成精度。因為在鎖相環中，電路通過反饋調節輸入信號的相位，使得輸出信號具有一個穩定的頻率和相位。在實際應用中，當輸入信
2023-09-02 14:59:331212 pll鎖相環倍頻的原理? PLL鎖相環倍頻是一種重要的時鐘信號處理技術，廣泛應用于數字系統、通信系統、計算機等領域，具有高可靠性、高精度、快速跟蹤等優點。PLL鎖相環倍頻的原理涉及到鎖相環，倍頻器
2023-09-02 14:59:241503 硬件鎖相環電路怎么設計?硬件鎖相環電路的設計通常包括以下步驟。
2023-08-08 11:16:46443 大家都知道鎖相環很重要，它是基石，鎖相環決定了收發系統的基礎指標，那么如此重要的鎖相環選型原則有哪些呢？
2023-08-01 09:37:051522 
鎖相環電路，是調頻電路的重要組成之一，鎖相環電路的原理的認識是DDS學習的一個重點之一。
2023-07-24 15:37:051758 
鎖相環接收一個它所鎖定的信號，然后可以從其內部的VCO輸出這個信號。乍一看，這可能不是特別有用，但是在你完全明白它，就有可能開發出大量的鎖相環應用。
2023-07-17 09:09:37738 
鎖相環：在通信領域中，鎖相環是一種利用反饋控制原理實現的頻率及相位同步技術，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。
2023-06-30 15:53:392702 
鎖相環是一種利用相位同步產生電壓，去調諧壓控振蕩器以產生目標頻率的負反饋控制系統。
2023-06-25 09:22:035043 
及打算進階提升的職業開發者都可以有系統性學習的機會。
系統性的掌握技術開發以及相關要求，對個人就業以及職業發展都有著潛在的幫助，希望對大家有所幫助。本次帶來Vivado系列，鎖相環使用教程。話不多
2023-06-14 18:09:08
Skyworks Solutions 的 SKY72300-362 是一款鎖相環，頻率為 100-2100 MHz，相位噪聲 -91
2023-06-12 17:30:57
Skyworks Solutions 的 SKY72301-22 是一款鎖相環，頻率為 100-1000 MHz，相位噪聲 -96
2023-06-12 17:29:24
Skyworks Solutions 的 SKY74038-21 是一款鎖相環，頻率為 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72302-21 是一款鎖相環，頻率為 400-6100 MHz，相位噪聲 -80
2023-06-12 17:22:25
先來聊一聊什么是時鐘抖動。時鐘抖動實際上是相比于理想時鐘的時鐘邊沿位置，實際時鐘的時鐘邊沿的偏差，偏差越大，抖動越大。實際上，時鐘源例如PLL是無法產生一個絕對干凈的時鐘。這就意味著時鐘邊沿出現在
2023-06-09 09:40:501121 
應用一階差分運算，可以得到周期間抖動。這個指標在分析鎖相環性質的時候具有明顯的意義
有些特殊的應用（比如針對DDR2/3的時鐘信號）還定義了N-cycle jitter，即相鄰N個時鐘周期的抖動變化
2023-06-02 17:53:10
鎖相環（PLL），作為Analog基礎IP、混合信號IP、數字系統必備IP，廣泛存在于各類電子產品中。
2023-06-02 15:25:143548 
請教大神單相并網逆變器可以不使用鎖相環嗎？
2023-05-06 16:31:45
鎖相環英文名稱PLL（Phase Locked Loop），中文名稱相位鎖栓回路，現在簡單介紹一下鎖相環的工作原理。
2023-04-28 09:57:314374 
鎖相環在鎖定狀態時，vco輸出波形相對輸入波形是否有相位移動？
2023-04-24 11:34:10
當鎖相環達到鎖定狀態時，VCO輸出頻率與參考頻率相等（假設沒有分頻），那么它們的相位是不是相等呢？還是保持恒定的相位差呢？如果是相位相等，那么是怎么使它們的初相相等的呢？如果是保持恒定的相位差，那么
2023-04-24 11:32:51
鎖相環未鎖定前，兩個頻率不同，如何表示環路的瞬時頻差和瞬時相差?
2023-04-24 11:31:07
模擬鎖相環與數字鎖相環的主要區別在哪里？
2023-04-24 10:48:52
如果我輸入的信號里面有高頻和低頻噪聲，假設離我要提取的基頻信號較遠。鎖相環怎么能識別我要的基頻信號，而不是去跟蹤高頻或者低頻噪聲信號？看書沒看明白，請解答。謝謝。
2023-04-24 10:20:49
請教一下大神鎖相環是如何實現倍頻的？
2023-04-24 10:15:39
聽說鎖相環可以倍頻，倍頻時輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
鎖相環鎖定與失鎖的標志是什么？
2023-04-24 10:12:07
請問一下鎖相環無法鎖定怎么辦？
2023-04-24 10:09:02
鎖相環（Phase Locking Loop）作為無線通信系統的關鍵電路模塊，有著廣泛的應用。
2023-04-24 09:31:384940 
電子發燒友App
工商網監
評論