（1）消息起始符：本文設(shè)置了專(zhuān)門(mén)的16 bits消息起始符用來(lái)界定消息的起始，以13位巴克碼為基礎(chǔ)取值為“1111100110101000”，大大提高了MHAL消息接收和解幀的準(zhǔn)確性。

（2）消息類(lèi)型：獨(dú)立的16 bits消息類(lèi)型字段用來(lái)指示MHAL消息的類(lèi)型和附屬信息，可以提高M(jìn)HAL消息解析效率，使FPGA波形組件容器準(zhǔn)確地將消息發(fā)送到相應(yīng)的功能模塊。前3 bits指示MHAL消息類(lèi)型，其對(duì)應(yīng)關(guān)系如表1所示；后續(xù)比特分為三部分，分別指示MHAL消息源的處理編號(hào)、組件編號(hào)和端口編號(hào)。

2.2 MHAL硬件抽象接口結(jié)構(gòu)設(shè)計(jì)

結(jié)合MHAL標(biāo)準(zhǔn)和ZedBoard平臺(tái)特點(diǎn)，本文設(shè)計(jì)的MHAL硬件抽象接口功能結(jié)構(gòu)如圖3所示，主要包括通用代理、MHAL消息接收結(jié)構(gòu)和MHAL消息發(fā)送結(jié)構(gòu)，結(jié)合上文規(guī)范的MHAL消息結(jié)構(gòu)屏蔽了ARM和FPGA硬件平臺(tái)的外部接口，實(shí)現(xiàn)了SCA消息在ZedBoard的ARM和FPGA之間的標(biāo)準(zhǔn)傳輸。

2.2.1 通用代理設(shè)計(jì)
　　通用代理由SCA核心框架的ExecutableDevice接口通過(guò)execute()函數(shù)創(chuàng)建，是運(yùn)行在ARM上的一個(gè)SCA中間件對(duì)象，具有核心框架規(guī)定的CF::Resource、CF::PortSupplier和CF::Port等組件接口，根據(jù)目標(biāo)邏輯地址實(shí)現(xiàn)與對(duì)應(yīng)FPGA組件的通信。

通用代理作為FPGA波形組件在ARM上的代理接受核心框架的調(diào)用和管理，并將SCA消息轉(zhuǎn)換為MHAL報(bào)文，添加目標(biāo)邏輯地址字段后發(fā)送到ARM MHAL發(fā)送結(jié)構(gòu)，是實(shí)現(xiàn)FPGA波形組件和ARM核心框架橋接的適配器。

2.2.2 ARM MHAL發(fā)送和接收結(jié)構(gòu)設(shè)計(jì)
　　ARM MHAL發(fā)送和接收結(jié)構(gòu)由MHAL設(shè)備組件實(shí)現(xiàn)，提供信源函數(shù)和信宿函數(shù)服務(wù)，實(shí)現(xiàn)對(duì)MHAL消息的封裝和發(fā)送、接收和解封裝。結(jié)合ZedBoard平臺(tái)ARM+FPGA的硬件結(jié)構(gòu)特點(diǎn)，本文對(duì)MHAL標(biāo)準(zhǔn)中的GPP API結(jié)構(gòu)進(jìn)行了擴(kuò)充和修改，使其更好地與ZedBoard開(kāi)發(fā)環(huán)境相契合，下面以ARM發(fā)送結(jié)構(gòu)為例進(jìn)行講述，其UML圖如圖4所示。

MHAL發(fā)送結(jié)構(gòu)收到由通用代理發(fā)送來(lái)的MHAL報(bào)文后，通過(guò)builsMhalMsg()等函數(shù)將其封裝為完整的MHAL消息并存儲(chǔ)在MHALMsg[MAX_MHAL]中，end-BuildMhalMsg()函數(shù)結(jié)束MHAL消息封裝流程，再由 pushPacket()函數(shù)通過(guò)外部傳輸鏈路將MHAL消息發(fā)送到對(duì)端的MHAL接收結(jié)構(gòu)。

2.2.3 FPGA MHAL發(fā)送和接收組件設(shè)計(jì)
　　FPGA MHAL發(fā)送和接收組件由一系列接收和發(fā)送MHAL消息的實(shí)體構(gòu)成，與ARM MHAL發(fā)送和接收結(jié)構(gòu)功能基本一致。本文以Multi-Depth FIFO節(jié)點(diǎn)為基礎(chǔ)設(shè)計(jì)了FPGA MHAL發(fā)送和接收組件，其具有允許多條消息隊(duì)列等待接收，支持按字節(jié)處理消息的優(yōu)點(diǎn)，增強(qiáng)了FPGA對(duì)MHAL消息的處理能力，很好地滿(mǎn)足了FPGA上MHAL消息發(fā)送和接收的需求。下面以FPGA MHAL接收組件為例，本文采用Verilog硬件編程語(yǔ)言封裝了其外部接口，其外部端口和功能如表2所示。

3 FPGA波形組件容器設(shè)計(jì)

　　容器是FPGA波形組件的直接運(yùn)行環(huán)境，為實(shí)現(xiàn)SCA對(duì)FPGA波形組件的調(diào)用和控制提供本地服務(wù)和API[1]，使得FPGA上的波形組件能像GPP組件一樣被核心框架管理，是在ZedBoard上實(shí)現(xiàn)SCA架構(gòu)的重要組成部分。

開(kāi)放核協(xié)議OCP片上子系統(tǒng)通信定義了一個(gè)高效的、和總線相對(duì)獨(dú)立的、可配置的、可升級(jí)的接口，并可通過(guò)Verilog、VHDL等硬件編程語(yǔ)言實(shí)現(xiàn)，非常適合FPGA開(kāi)發(fā)環(huán)境[6-7]。本文基于OCP接口設(shè)計(jì)了FPGA波形組件容器，規(guī)范了容器提供的服務(wù)和波形組件接口，實(shí)現(xiàn)了SCA核心框架對(duì)FPGA組件的管理以及異構(gòu)組件間互通，大大提高了FPGA波形組件的可移植性和可重用性，其結(jié)構(gòu)如圖5所示。

3.1 OCP互連模塊設(shè)計(jì)
　　OCP互聯(lián)模塊作為FPGA波形組件容器的核心，是實(shí)現(xiàn)容器對(duì)組件控制和管理功能的主要承擔(dān)者，主要由控制模塊、通信模塊、本地服務(wù)模塊和相應(yīng)的OCP接口組成。其中控制模塊是OCP互聯(lián)模塊的樞紐，為FPGA波形組件提供了與SCA波形組件接口相對(duì)應(yīng)的initialize()、start()和stop()等操作，便于核心框架對(duì)FPGA波形組件控制命令的執(zhí)行。

OCP互聯(lián)模塊的工作流程為：控制模塊進(jìn)一步解析FPGA MHAL接收組件接收到的MHAL消息，并判斷出此消息的類(lèi)型。如果是控制消息、連接消息或者斷開(kāi)連接消息，則根據(jù)MHAL消息中的目標(biāo)邏輯地址找到目標(biāo)組件并完成相應(yīng)控制操作；如果是數(shù)據(jù)消息，則交由通信模塊處理。通信模塊根據(jù)MHAL消息中的目標(biāo)邏輯地址將數(shù)據(jù)消息發(fā)送到目標(biāo)組件，并將接收到的組件返回?cái)?shù)據(jù)消息交由控制模塊進(jìn)行封裝等處理。本地服務(wù)模塊為容器中的組件提供時(shí)鐘信號(hào)和復(fù)位信號(hào)。

3.2 組件OCP接口設(shè)計(jì)
　　為了使FPGA波形組件與容器的OCP互連模塊無(wú)縫連接，本文以O(shè)CP接口為基礎(chǔ)設(shè)計(jì)了FPGA組件的封裝接口。組件OCP接口與OCP互聯(lián)模塊的功能模塊相對(duì)應(yīng)，包括組件控制接口、組件通信接口和本地服務(wù)接口。

組件控制接口采用以容器為Master，組件為Slave的模式，采用RTL編程語(yǔ)言實(shí)現(xiàn)了initialize()、run()和release()操作，與組件SCD文檔中組件IDL端口定義保持一致，很好地滿(mǎn)足了核心框架對(duì)FPGA組件的控制操作需求。

組件通信接口根據(jù)組件與容器具體的通信情況分為組件Master只寫(xiě)、組件Master只讀和組件Slave只寫(xiě)三種模式，并定義了不同模式下所需的端口，可滿(mǎn)足組件通信的各種需求。

本地服務(wù)接口與本地服務(wù)模塊相對(duì)應(yīng)，用來(lái)接收OCP互聯(lián)模塊提供的時(shí)鐘信號(hào)和復(fù)位信號(hào)。

4 結(jié)論

　　本文緊跟當(dāng)前系統(tǒng)開(kāi)發(fā)硬件平臺(tái)的趨勢(shì)，以Xilinx最新推出的ZedBoard平臺(tái)為背景，針對(duì)SCA架構(gòu)在專(zhuān)用硬件平臺(tái)上實(shí)現(xiàn)的諸多問(wèn)題，通過(guò)深入分析研究MHAL標(biāo)準(zhǔn)和OCP協(xié)議，對(duì)MHAL消息結(jié)構(gòu)進(jìn)行了修改和擴(kuò)充，結(jié)合ZedBoard開(kāi)發(fā)環(huán)境設(shè)計(jì)了ARM和FPGA上的MHAL消息發(fā)送和接收結(jié)構(gòu)，并根據(jù)SCA核心框架對(duì)組件的管理需求設(shè)計(jì)了容器功能模塊和FPGA組件接口，最終完成了MHAL硬件抽象接口和FPGA波形組件容器設(shè)計(jì)，有效地解決了SCA架構(gòu)在ZedBoard上的實(shí)現(xiàn)問(wèn)題，為在ZedBoard上實(shí)現(xiàn)以SCA架構(gòu)為核心的系統(tǒng)開(kāi)發(fā)打下了基礎(chǔ)。