在為接收器設(shè)計(jì)設(shè)置級(jí)聯(lián)噪聲系數(shù)和截距模型時(shí)，您實(shí)際上需要為系統(tǒng)建模三次：一次針對(duì)最小信號(hào)電平，即最大增益下的AGC關(guān)閉電平；第二次針對(duì)最大信號(hào)電平，即最大增益衰減下的AGC開(kāi)啟電平；最后一次針對(duì)接收器的標(biāo)稱輸入電平。您還需要在所有三種模型中考慮交調(diào)效應(yīng)。幸運(yùn)的是，ADI的ADISIMRF(圖1)等免費(fèi)工具將助您一臂之力；這類工具通常內(nèi)置適用于RF增益塊、混頻器、衰減器、巴倫、濾波器和高速轉(zhuǎn)換器的模型庫(kù)。

頻率規(guī)劃是另一項(xiàng)需要廣泛研究的有趣課題。您不僅需要為每個(gè)混頻器(圖2)制作一個(gè)混頻器表，而且可能還希望為發(fā)射路徑制作一個(gè)類似的DAC表。此外，您還需要考慮在哪個(gè)奈奎斯特頻率區(qū)域使用轉(zhuǎn)換器(ADC或DAC)。系統(tǒng)時(shí)鐘通常是幀速率的倍數(shù)(這就是1.2288 MHz和13 MHz的倍數(shù)之所以常見(jiàn)的原因)。幸運(yùn)的是，您可以使用足夠高的頻率(諧波不在頻帶范圍內(nèi)或目標(biāo)信號(hào)上)。您需要通過(guò)精心挑選系統(tǒng)時(shí)鐘、中頻和本振(LO)頻率來(lái)最大程度地減少內(nèi)外部干擾，因?yàn)檫@些頻率將得到無(wú)法預(yù)見(jiàn)的混頻產(chǎn)物。

圖2. 樣本混頻器表，顯示在混頻過(guò)程中產(chǎn)生的多種nf1 ±m(xù)f2產(chǎn)物，其中f1和f2分別是混頻器的RF輸入和本振輸入頻率。

針對(duì)級(jí)數(shù)和功能類型(濾波器、混頻器、放大器等)設(shè)置了級(jí)聯(lián)噪聲系數(shù)和截距模型后，就需要執(zhí)行一些端計(jì)算。

例如，您首先需要使用以下等式計(jì)算ADC的噪聲系數(shù)(NF)
NF = PFS + 174 dBm – SNR –10 log10 B (at 300°K)

其中PFS是ADC的滿量程輸入功率(以dBm為單位)，PFS(dBm) = 10 log10 [PFS (mW)/ 1 mW]，SNR是ADC的信噪比(以dB為單位)，以及B是要進(jìn)行數(shù)字轉(zhuǎn)換的帶寬，需要考慮輸入濾波器的噪聲帶寬(圖3)。

圖3：巴特沃茲濾波器的噪聲帶寬與3 dB帶寬的關(guān)系。

請(qǐng)注意，如果您希望將所需信號(hào)加上干擾信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換以濾除數(shù)字域中的干擾信號(hào)，此帶寬可能比信號(hào)帶寬更寬。

幸運(yùn)的是，您可以通過(guò)對(duì)輸入信號(hào)過(guò)采樣來(lái)提高ADC的噪聲系數(shù)。在這種情況下，計(jì)算噪聲系數(shù)的等式將變?yōu)?/p>

NF = PFS + 174 dBm – SNR – 10 log10 B – 10 log10 [fs/2B]

其中，fs是采樣時(shí)鐘，B仍然是信號(hào)帶寬(或要進(jìn)行數(shù)字處理的帶寬)。一些IF采樣ADC(如AD9874和AD9864)會(huì)在帶通Σ-Δ架構(gòu)中使用過(guò)采樣和噪聲整形。這些ADC實(shí)際上是完整的IF子系統(tǒng) – 接受IF輸入并提供接近100 dB的SNR，以及在輸出時(shí)抽取的16或24位I和Q數(shù)據(jù)。

過(guò)采樣并不是改善ADC噪聲系數(shù)的唯一途徑。您也可以使用變壓器在“無(wú)噪聲”增益下提高ADC的輸入電壓，如圖4所示AD6645。

表1. 應(yīng)用“無(wú)噪聲”電壓增益可以提高性能 – 但不會(huì)使ADC過(guò)驅(qū)！

極點(diǎn)數(shù)?噪聲帶寬與3 dB帶寬的比率?
1?1.57?
2?1.11?
3?1.05?
4?1.03?
5?1.02?

您需要完成的最后一個(gè)端計(jì)算是針對(duì)轉(zhuǎn)換時(shí)鐘的。具有(或缺乏)生成低抖動(dòng)時(shí)鐘的能力是針對(duì)高動(dòng)態(tài)范圍的接收器未在天線中放置ADC的原因所在，我們將在下面對(duì)此進(jìn)行介紹。計(jì)算ADC理論上的SNR(作為時(shí)鐘抖動(dòng)的函數(shù))的等式為SNR = 20 log10 [1/(2Πftj)]，其中f是正在采樣的頻率(以Hz為單位)以及tj是時(shí)鐘抖動(dòng)(以秒為單位)。

或者，給定所需的SNR(以dB為單位)和最大輸入頻率f (以Hz為單位)，tj = 1/(2Πf10[SNR/20])。

例如，在進(jìn)行IF采樣時(shí)，如果您希望在IF為240 MHz時(shí)對(duì)20 MHz寬的信號(hào)采樣，則頻率最高的采樣元件將是IF加上信號(hào)帶寬的一半(或250 MHz)。SNR為80 dB，最大輸入頻率為250 MHz時(shí)，可通過(guò)求解得出最大時(shí)鐘抖動(dòng)為63.66 fs。您可以仿真PLL/VCO的性能，并使用ADISIMPLL和ADISIMCLK等免費(fèi)工具計(jì)算各類環(huán)路濾波器以及電路配置的抖動(dòng)。借助這些工具，您可以優(yōu)化環(huán)路濾波器的設(shè)計(jì)以獲得最佳相位噪聲，進(jìn)而最大程度地減少抖動(dòng)，這種做法的代價(jià)是會(huì)增加濾波器的建立時(shí)間，但這對(duì)高速ADC的固定頻率時(shí)鐘來(lái)說(shuō)通常不是問(wèn)題。

到目前為止，我們已經(jīng)回顧了一些旨在最大程度地?cái)U(kuò)大軟件定義無(wú)線電的動(dòng)態(tài)范圍的電路元件、計(jì)算和仿真工具，并重點(diǎn)關(guān)注ADC的性能和頻率規(guī)劃。由于篇幅限制，我們略去了增益和增益分布對(duì)失真的影響這一主題，但可在日后再對(duì)其進(jìn)行介紹。