在5G 毫米波通信系統中，大規模多輸入多輸出（MIMO）技術被用來大幅度提高數據傳輸速率和信道容量。大規模MIMO 技術也是5G區別于現有系統的核心技術之一。在大規模MIMO 場景下，通過基站配置數百根天線，可以使大量的終端用戶使用同一個時頻資源，因此系統中同時存在多路射頻收發信道，也就需要多路本振信號。本振的研究是毫米波通信系統研究的關鍵之一。

本振模塊與收發系統相互獨立可以有效地抑制本振泄露和射頻串擾等問題，減少收發系統印制電路板（PCB）版的面積，并且可以使每個模塊更靈活，便于調試和后期維護。綜合考慮系統性能和成本等方面的因素，采用外置本振是現代移動通信系統中常見的選擇。

1、本振系統設計

頻率合成技術主要分為直接合成技術與間接合成技術。直接合成技術又包括直接模擬合成技術與直接數字合成技術（DDS）。直接模擬合成技術是最早期的頻率合成技術，其通過一系列的模擬器件進行倍頻、混頻、分頻等算術運算從而合成固定頻率，再利用窄帶濾波器濾出所需頻率。在這種方式下參考信號的相位噪聲直接決定了輸出信號的相噪，因此容易獲得相噪很低的輸出信號，但是這種電路的實現需要大量的模擬器件組合，集成度低，體積大，雜散抑制較差，成本高昂，目前該種技術主要用于射頻微波測試測量儀器中。

直接數字合成技術的特點是通過數字方式累加相位，再利用相位和去查詢正弦函數表從而得到正弦波的離散數字系列，最終經過數模（D/A）轉換得到模擬正弦波。DDS 具有頻點轉換速率快、頻率分辨率高的優點，不過由于輸出頻率雜散很多，輸出頻率較低，使其使用范圍受限。

間接頻率合成技術即為鎖相環式頻率合成技術（PLL），它主要是通過相位負反饋的方式來實現對兩路信號相位的跟蹤，從而用鎖相環將壓控振蕩器（VCO）的頻率鎖定在所需要的頻點上。該種形式結構簡單，相位噪聲低，雜散抑制較好，成本較低，但是頻率轉換的時間長，頻率分辨率比較低。

結合本設計中需要輸出兩路頻率較高的本振信號，并且其中一路帶寬較寬的特點，綜合相位噪聲、雜散抑制等因素，決定采用鎖相環頻率合成技術來實現該本振源。

1.1 整體框架

圖1 是PLL 的基本結構，鎖相環電路的組成部分主要包括壓控振蕩器（VCO）、鑒相器（PD）、環路濾波器（LPF）和分頻器。

圖1、PLL 結構框圖

參考源給出的輸入信號FR 通過R 分頻器降低為鑒相器的檢測頻率FPD ，而VCO 的輸出頻率經過N 分頻器后得到輸入鑒相器的另一路信號FN ，兩路信號通過鑒相器進行相位比較，它們產生的相位差轉換為電壓或電流，經過低通的環路濾波器（LPF）濾除噪聲和高頻分量后送入VCO 用來控制VCO 的輸出頻率。當鎖相環穩定后，即FPD 和FN 同頻同相的狀態下，鎖相環的輸出頻率為：

相位噪聲是衡量本振源的重要指標，收發信機的調制與解調精度（EVM）受系統的相位噪聲影響，若相位噪聲過大，則系統解調出的星座圖會出現旋轉，因此首先要降低本振源的相位噪聲。影響相位噪聲的因素有很多，在近端，相位噪聲主要取決于參考信號、N 分頻器、鑒相器以及電源。通過式（2）可以估算出環路帶寬內的相位噪聲：

PN = PNfloor + 10log（N） + 10log（ fvco ）

在輸出頻率不變的情況下，降低分頻比N 可以改善相位噪聲。一般來說，本振系統的參考源是全球定位系統（GPS）下行的10 MHz。由于在此設計中需要較高的輸出頻率，為了獲得良好的相位噪聲，故選擇提升參考頻率。在整個系統前端先設計一個鎖相環電路，將10 MHz 參考信號提高至100 MHz。由式（2）可知：系統的相位噪聲將會降低10 dB；而在環路帶寬外，相位噪聲主要受VCO 影響。為了得到更好的頻率穩定度和相位噪聲，本設計中用100 MHz 的恒溫晶體振蕩器（OCXO）代替VCO。

由于兩路本振信號在系統中被同時使用，為了保證信號的一致性，需要采用同一個參考源，圖2 為本振源結構框圖。ADI 公司的頻率合成器ADF4002，結合外部恒溫晶振XO5051 以及GPS 參考源10 MHz，并且組成PLL 頻率合成器。該模塊輸出100 MHz 的信號經過集總元件組成的功分器后分成2 路，分別作為2個ADF5355 的參考頻率，ADF5355 是集成VCO 的寬帶頻率合成器。第1路參考信號通過ADF5355 的鎖相環和倍頻器后輸出8.4～11.2 GHz 的信號，以100 MHz 步進可調的本振信號，然后經過濾波器和放大器HMC441 得到最終所需的射頻本振；第2 路100 MHz 參考信號通過另一個ADF5355 的鎖相環電路并且再輸出5.4 GHz 的信號，再經數字衰減器HMC425A 和放大器GVA_83+，得到所需功率的中頻本振。

圖2、本振源結構框圖

1.2 環路濾波器設計

環路濾波器是鎖相環電路中的重要組成單元，它可以為VCO 提供干凈穩定的調諧信號，維持環路穩定性，控制環路帶內外噪聲，抑制參考邊帶雜散干擾。環路濾波器的重要參數為環路帶寬和相位裕度。環路帶寬的減小可以改善雜散的抑制以及VCO 近端的相位噪聲，但同時增加鎖定時間，并導致遠端相位噪聲的惡化；而環路帶寬增大則會減少鎖定時間，不過無法保證VCO 近端的雜散和相位噪聲抑制。此外，當環路帶寬為鑒相頻率的1/10 到1/5 時，鎖相環會失鎖［4-5］。

綜合環路穩定性、雜散抑制、相位噪聲、鎖定時間等因素，最終確定輸出頻率為100 MHz 的鎖相環環路帶寬為30 Hz，同時輸出5.4 GHz 以及8.4～11.2 GHz 的PLL 環路帶寬則為100 kHz。圖3 給出了兩路鎖相環電路中四階濾波器的結構和取值。

圖3、環路濾波器結構

1.3 單片機部分設計

本設計中采用單片機C8051F320對ADF4002、2 個ADF5355 芯片以及數控衰減器HMC425A 進行輸出頻率和功率的控制，其中兩路ADF5355 共用數據傳輸和串行時鐘線。圖4 為單片機控制電路結構圖。

圖4、單片機控制電路

2、測試結果與實物圖

本設計實現了兩路不同頻率的本振信號輸出，具有較好的相位噪聲。利用RS 的相位噪聲分析儀分別對兩路輸出信號的相位噪聲進行了測量，結果如圖5、6 所示。在8.4～11.2 GHz 頻帶內選擇10 GHz 信號的相位噪聲測試結果，參考頻率源為相噪儀自帶的10 MHz。

圖5、ADF5355 輸出5.4 GHz 相位噪聲

圖6、ADF5355 輸出10 GHz 相位噪聲

從圖5、6 中可以知道：5.4 GHz 信號輸出功率為12.07 dBm，10 GHz的信號輸出功率約為13.8 dBm， 并且兩路ADF5355 鎖相環電路的輸出信號皆具有良好的相位噪聲，具體結果如表1所示。通過上位機進行頻率控制，利用相噪儀對頻率范圍為8.4~11.2 GHz，步進100 MHz 的本振信號輸出功率進行了測試，結果如圖7 所示。在該頻帶內輸出最大功率為14.57 dBm，最小功率為6.7 dBm。值得注意的是：在該頻帶內信號輸出功率浮動較大，這主要是由于ADF5355 的輸出功率有8 dBm 的變化范圍。在后續鏈路設計中可以結合數控衰減器來平衡各個頻點的輸出功率。此外，圖中譜線的不清晰主要是由于上位機變換頻率的速度大于本振信號鎖定的速度，在實際應用中可以等單個頻點鎖定后，再進行頻率切換，以保證本振信號良好的性能。圖8 為本振源實物圖。

表1、本振源相位噪聲測試結果

圖7、8.4～11.2 GHz 本振信號輸出功率

圖8、本振系統實物圖