完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > cpld
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來(lái)的器件,相對(duì)而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái),用原理圖、硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,通過(guò)下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
文章:653個(gè) 瀏覽:169613次 帖子:498個(gè)
四種常用FPGA/CPLD設(shè)計(jì)思想與技巧介紹及乒乓操作案例分析
本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理...
FPGA和CPLD內(nèi)部自復(fù)位電路設(shè)計(jì)方案
本文描述了復(fù)位的定義,分類及不同復(fù)位設(shè)計(jì)的影響,并討論了針對(duì)FPGA和CPLD的內(nèi)部自復(fù)位方案。
基于CPLD的系統(tǒng)硬件看門(mén)狗設(shè)計(jì)
本設(shè)計(jì)的最初思路來(lái)源:實(shí)現(xiàn)高可靠性數(shù)字伺服控制器軟、硬件看門(mén)狗的雙冗余設(shè)計(jì)要求,目前缺少軍品級(jí)國(guó)產(chǎn)化硬件看門(mén)狗器件,在滿足系統(tǒng)要求的情況下減少元器件的種類。
基于CPLD的RS-232串口通信實(shí)現(xiàn)
CPLD(Complex Programable Logic Device)是一種復(fù)雜的用戶可編程邏輯器件。采用連續(xù)連接結(jié)構(gòu),延時(shí)可預(yù)測(cè),從而使電路仿真...
根據(jù)結(jié)構(gòu)特點(diǎn)和工作原理來(lái)辨別FPGA與CPLD的區(qū)別
FPGA與 CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是:將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD。
Linux下CPLD驅(qū)動(dòng)程序: static struct class *cpld_class; //自動(dòng)創(chuàng)建設(shè)備文...
2012-05-10 標(biāo)簽:CPLD驅(qū)動(dòng)Linux 5762 0
A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束(IPAD到FFS、FFS到OPAD)以及靜態(tài)路徑約...
CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說(shuō)有配置芯片的是FPGA,沒(méi)有的是CPLD;有的說(shuō)邏輯資源多的是FPGA,少的是CPLD;有的直接就不做...
基于ARM與CPLD的無(wú)線內(nèi)窺系統(tǒng)設(shè)計(jì)
無(wú)線內(nèi)窺鏡系統(tǒng)主要由主機(jī)和從機(jī)(無(wú)線內(nèi)窺鏡)組成。從機(jī)由攝像頭采集原始圖像,經(jīng)過(guò)壓縮處理,通過(guò)無(wú)線方式把壓縮后的圖像數(shù)據(jù)傳輸給主機(jī);主機(jī)通過(guò)USB連接藍(lán)...
2012-07-19 標(biāo)簽:cpld無(wú)線內(nèi)窺系統(tǒng)JPEG-LS 5420 1
關(guān)于電渦流式鈔票厚度檢測(cè)傳感器的原理及設(shè)計(jì)
在ATM機(jī)和紙幣清分機(jī)中,鈔票的厚度檢測(cè)是必須的功能,通過(guò)鈔票的厚度特征可以識(shí)別鈔票上粘貼的膠帶和折角等,從而剔除不合格鈔票。本文論述了一種電渦流式鈔票...
1.項(xiàng)目需求 FPGA :V7-690T兩片 Resource:兩片F(xiàn)PGA通過(guò)X12 gth互聯(lián);每片F(xiàn)PGA使用48路serdes走光口與板外連接;...
采用CPLD芯片實(shí)現(xiàn)數(shù)據(jù)采集控制板的功能設(shè)計(jì)與應(yīng)用
在需要采集多路模擬信號(hào)、開(kāi)關(guān)信號(hào)、頻率(計(jì)數(shù))信號(hào)以及編碼器信號(hào)等的數(shù)據(jù)采集應(yīng)用中,利用通用板卡構(gòu)成計(jì)算機(jī)測(cè)控系統(tǒng)是可行的,但對(duì)于產(chǎn)品的批量應(yīng)用,其成本...
FPGA/CPLD中常見(jiàn)模塊設(shè)計(jì)精華集錦(一)
數(shù)字鎖相環(huán)路已在數(shù)字通信、無(wú)線電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展,不僅能夠制成頻率較高的單片集成鎖相環(huán)路,...
CPLD和16C554在航空發(fā)動(dòng)機(jī)參數(shù)采集器中的應(yīng)用
CPLD和16C554在航空發(fā)動(dòng)機(jī)參數(shù)采集器中的應(yīng)用,利用新的Top-Down設(shè)計(jì)方法,使得系統(tǒng)的設(shè)計(jì)從一開(kāi)始就能夠在系統(tǒng)級(jí)的行為描述上得到驗(yàn)證,有效避...
2012-01-28 標(biāo)簽:發(fā)動(dòng)機(jī)CPLD16C554 4861 0
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展...
芯片機(jī)解密又叫單片機(jī)破解,芯片解密,IC解密,但是這嚴(yán)格說(shuō)來(lái)這幾種稱呼都不科學(xué),但已經(jīng)成了習(xí)慣叫法,我們把CPLD解密,DSP解密都習(xí)慣稱為單片機(jī)解密。...
基于CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)
VHDL(Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language)是IEEE工業(yè)...
國(guó)產(chǎn)CPLD:AG1280Q48 替代Altera EPM1270
AG256SL100PINtoPINEMP240T100CxNAG256SL100PINtoPINEMP240T100IxNAG1280isultra-...
2022-02-25 標(biāo)簽:cpld 4106 0
電子發(fā)燒友網(wǎng)核心提示 :隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展,可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用,而UART(通用異步收發(fā)器...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |