完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 數(shù)字時(shí)鐘管理
數(shù)字時(shí)鐘管理DCM是較高級(jí)FPGA產(chǎn)品中集成的專(zhuān)門(mén)用于時(shí)鐘綜合、消除時(shí)鐘偏斜和進(jìn)行時(shí)鐘相位調(diào)整的固件資源,利用DCM完成時(shí)鐘倍頻、分頻、相移十分方便,給FPGA的系統(tǒng)時(shí)鐘設(shè)計(jì)帶來(lái)了方便,同時(shí)也帶來(lái)了的可靠性問(wèn)題。
為了應(yīng)用FPGA中內(nèi)嵌的數(shù)字時(shí)鐘管理(DCM)模塊建立可靠的系統(tǒng)時(shí)鐘。首先對(duì)DCM的工作原理進(jìn)行分析,然后根據(jù)DCM的工作原理給出了一種DCM動(dòng)態(tài)重配置的設(shè)計(jì)方法。DCM動(dòng)態(tài)重配置設(shè)計(jì)是利用一個(gè)常有的時(shí)鐘對(duì)DCM的工作狀態(tài)標(biāo)識(shí)進(jìn)行監(jiān)測(cè),當(dāng)DCM由于輸入時(shí)鐘的瞬時(shí)抖動(dòng)或突然變化而失鎖后,自動(dòng)產(chǎn)生一個(gè)脈沖將DCM復(fù)位,使其重新鎖定并恢復(fù)正常工作。
業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時(shí)鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。相...
2017-02-11 標(biāo)簽:FPGA賽靈思數(shù)字時(shí)鐘管理 1842 0
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |