隨著當今戰場電磁環境復雜性的日益提高，電子戰系統常常要求發射機系統能同時發射多個多種參數、軟件可配置的信號并具發射備寬帶信號能力。如雷達偵察系統中為驗證某信號識別系統功能需進行模擬復雜電磁環境試驗，或在干擾機系統中通過多個干擾信號合成對多部雷達設備進行干擾。基于以上應用背景需求本課題對基于軟件無線電技術（Software Defined Radio，SDR）的寬帶信道化雷達發射機技術進行研究。本文首先介紹軟件無線電寬帶信道化發射機涉及的相關理論。針對復信號輸出和實信號輸出的信道化發射機結構進行理論推導，并利用多相分解原理推導出不同信道劃分排布的多相結構信道化發射機結構模型。針對信道化發射機中可能存在的功率峰均比（Peak to Average Power Ratio，PAPR）過大問題進行研究，可得峰均比受信道化數目影響。研究限幅法對峰均比進行抑制，限幅法能有效地降低峰均比，但同時也會帶來頻譜失真。其次，針對多相結構信道化發射機系統中由于其中濾波器組過渡帶問題帶來的系統頻譜利用率低，硬件實現復雜度高等問題，本文應用頻率響應屏蔽技術（Frequency Response Masking，FRM）對其進行改善優化。為滿足信道劃分要求，本文推導了復指數調制FRM濾波器設計方法，然后推導了基于復指數調制FRM的實信號輸出的信道化發射機結構，并給出了兩種不同的結構模型。仿真驗證了發射機結構的正確性，證明該方法能有效地降低計算量。并將推導的結構與其他信道化發射機結構進行對比分析，綜合比較了各結構模型的計算量及系統延時等指標，分析得出本文推導的兩種結構各有優缺點及各自適用場合。最后，本文采用了現場可編程門陣列（Field-Programmable Gate Array，FPGA）對發射機系統進行實現。通過直接數字式頻率合成（Direct Digital Synthesy，DDS）設計了一種參數可配置的線性調頻（Linear Frequency-Modulated，LFM）信號產生系統，并利用多相分解的方法實現了多路DDS寬帶LFM信號產生系統。最后通過System Generator工具完成了多相結構信道化發射機與基于復指數調制FRM的信道化發射機結構的FPGA設計實現。并仔細分析對比了兩種結構的資源消耗占比情況，從硬件實現角度證明實信號輸出復指數調制FRM的信道化發射機結構能降低硬件乘法器資源消耗需求。