電子發燒友網>電子資料下載>可編程邏輯>【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章硬件原理圖介紹

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章硬件原理圖介紹

2512832 2021-02-21 | pdf | 839.87KB | 次下載 | 3積分

資料介紹

作者： ALINX
* 本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處。

簡介
AXU2CGA/B的特點是體積小并擴展了豐富的外設。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片，型號為XCZU2CG-1SFVC784I。AXU2CGA的PS端掛載了2片DDR4（2GB，32bit）和1片256Mb的QSPI FLASH。AXU2CGB的PS端掛載了4片DDR4（2GB，32bit），1片8GB eMMC FLASH存儲芯片和1片256Mb的QSPI FLASH。

外圍接口包含1個MINI DP接口、4個USB3.0接口、1路千兆以太網接口、1個USB串口、1路PCIE接口、1路TF卡接口、2個40針擴展口、2路MIPI接口和按鍵LED。

下圖為整個開發系統的結構示意圖：

ZYNQ芯片
XCZU2CG-1SFVC784I芯片的PS系統PS系統集成了2個ARM Cortex?-A53處理器，速度高達1.2Ghz，支持2級Cache; 另外還包含2個Cortex-R5處理器，速度高達500Mhz。

XCZU2CG支持32位或者64位的DDR4，LPDDR4，DDR3,DDR3L, LPDDR3存儲芯片，在PS端帶有豐富的高速接口如PCIE Gen2, USB3.0, SATA 3.1, DisplayPort；同時另外也支持USB2.0，千兆以太網，SD/SDIO，I2C，CAN，UART，GPIO等接口。PL端內部含有豐富的可編程邏輯單元，DSP和內部RAM。XCZU2CG芯片的總體框圖下圖所示

ZU2CG芯片的總體框圖

其中PS系統部分的主要參數如下：

ARM 雙核Cortex?-A53處理器，速度高達1.2GHz，每個CPU 32KB 1級指令和數據緩存，1MB 2級緩存 2個CPU共享。

ARM 雙核Cortex-R5處理器，速度高達500MHz，每個CPU 32KB 1級指令和數據緩存，及128K緊耦合內存。

外部存儲接口，支持32/64bit DDR4/3/3L、LPDDR4/3接口。

靜態存儲接口，支持NAND, 2xQuad-SPI FLASH。

高速連接接口，支持PCIe Gen2 x4, 2xUSB3.0, Sata 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet。

普通連接接口：2xUSB2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO。

電源管理：支持Full/Low/PL/Battery四部分電源的劃分。

加密算法：支持RSA, AES和SHA。

系統監控：10位1Mbps的AD采樣，用于溫度和電壓的檢測。

其中PL邏輯部分的主要參數如下：

邏輯單元Logic Cells：154K；

觸發器(flip-flops): 141K；

查找表LUTs : 71K；

Block RAM：9.4Mb；

時鐘管理單元（CMTs）: 3

乘法器18x25MACCs：360

XCZU2CG-1SFVC784I芯片的速度等級為-1，工業級，封裝為SFVC784。

DDR4 DRAM
AXU2CGA板上PS端配有2片Micron(美光）的1GB的DDR4芯片,型號為MT40A512M16LY-062EIT,組成32位數據總線帶寬和2GB的容量。AXU2CGB板上PS端配有4片Micron(美光）的1GB的DDR4芯片,型號為MT40A512M16LY-062EIT,組成64位數據總線帶寬和4GB的容量。PS端的DDR4 SDRAM的最高運行速度可達1200MHz(數據速率2400Mbps)。DDR4 SDRAM的具體配置如下所示。

其中U71,U72僅AXU2CGB貼裝。

表3-1 DDR4 SDRAM配置

PS端的DDR4的硬件連接方式如下圖3-1所示:

圖3-1 PS端DDR4 DRAM原理圖部分

QSPI Flash
AXU2CGA/B配有1片256MBit大小的Quad-SPI FLASH芯片，型號為MT25QU256ABA1EW9-0SIT。QSPI FLASH連接到ZYNQ芯片的PS部分BANK500的GPIO口上，圖4-1為QSPI Flash在原理圖中的部分。

圖4-1 QSPI Flash連接示意圖

eMMCFlash(僅AXU2CGB貼裝)
AXU2CGB配有一片容量為8GB的eMMC FLASH芯片。eMMC FLASH連接到ZYNQUltraScale+的PS部分BANK500的GPIO口上，圖5-1為eMMCFlash在原理圖中的部分。

圖5-1 eMMCFlash連接示意圖

圖5-1 eMMCFlash連接示意圖

EEPROM
AXU2CGA/B開發板板載了一片EEPROM，型號為24LC04。EEPROM的I2C信號連接的ZYNQ PS端的MIO口上。圖6-1為EEPROM的原理圖

圖6-1 EEPROM原理圖部分

DP顯示接口
AXU2CGA/B帶有1路MINI型的DisplayPort輸出顯示接口，用于視頻圖像的顯示，最高支持4K x 2K@30Fps輸出。ZU2CG PS MGT的LANE0和LANE1的TX信號以差分信號方式連接到DP連接器。DisplayPort輔助通道連接到PS的MIO管腳上。DP輸出接口的示意圖如圖7-1所示:

7-1 DP接口設計示意圖

USB接口
AXU2CGA/B板上有4個USB3.0接口，接口為HOST工作模式(Type A)，數據傳輸速度高達5.0Gb/s。USB3.0通過ULPI接口連接外部的USB PHY芯片和USB3.0 HUB芯片，實現高速的USB3.0數據通信。

USB連接的示意圖如8-1所示：

圖8-1 USB接口示意圖

千兆以太網接口
AXU2CGA/B上有1路千兆以太網接口，以太網接口是通過GPHY芯片連接的PS的BANK502上。GPHY芯片采用Micrel公司的KSZ9031RNXIC以太網PHY芯片，PHY Address 為 001。圖9-1為ZYNQ PS端以太網PHY芯片連接示意圖:

圖9-1 ZYNQ PS系統與GPHY連接示意圖

USB Uart接口
AXU2CGA/B板上配備了一個Uart轉USB接口，用于系統調試。轉換芯片采用Silicon Labs CP2102的USB-UAR芯片, USB接口采用MINI USB接口，可以用一根USB線將它連接到上PC的USB口進行核心板的單獨供電和串口數據通信。USB Uart電路設計的示意圖如下圖所示:

圖10-1 USB轉串口示意圖

SD卡槽
AXU2CGA/B 板包含了一個MicroSD卡接口，SDIO信號與BANK501的IO信號相連，SD卡連接器的原理圖如圖11-1所示。

圖11-1 SD卡連接示意圖

PCIE接口
AXU2CGA/B配備了一個PCIE x1的插槽，用于連接PCIE外設，PCIE通信速度高達5Gbps。PCIE信號直接跟BANK505 PS MGT收發器的LANE0相連接。PCIE x 1設計的示意圖如下圖12-1所示:

圖12-1 PCIE接口設計示意圖

40針擴展口
AXU2CGA/B板上預留了2個2.54mm標準間距的40針擴展口，每個擴展口均包含2個3.3V電源，1個5V電源，3個地以及34個IO口。J12擴展口的IO口連接到ZYNQ芯片BANK66上，電平標準為1.8V，注意不要插1.8V之外的設備。J15擴展口的IO口連接到ZYNQ芯片BANK25，BANK26上，電平標準為3.3V。設計的示意圖如下圖13-1所示:

圖13-1 擴展口設計示意圖

MIPI接口
AXU2CGA/B板上有2路MIPI接口，用于連接MIPI攝像頭。MIPI的差分信號分別連接到BANK64、65的HP IO上，電平標準為+1.2V；MIPI的控制信號連接到BANK24上，電平標準為+3.3V。 MIPI口設計的示意圖如下圖14-1所示:

圖14-1 MIPI接口連接示意圖

JTAG調試口
在AXU2CGA/B板上預留了一個10針的JTAG接口，用于下載ZYNQUltraScale+程序或者固化程序到FLASH。JTAG的管腳定義如下圖所示

圖16-1 JTAG接口管腳定義

撥碼開關配置
板上有一個4位的撥碼開關用來配置ZYNQ系統的啟動模式。AXU2CGA/B系統支持4種啟動模式。這4種啟動模式分別是JTAG調試模式,QSPI FLASH, EMMC和SD2.0卡啟動模式。芯片上電后會檢測（PS_MODE0~3）的電平來決定那種啟動模式。用戶可以通過撥碼開關來選擇不同的啟動模式。SW1啟動模式配置如下表17-1所示。