“今天，FPGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計這一趨勢在未來幾年會更加明顯。”美國調(diào)查機(jī)構(gòu)Berkeley設(shè)計技術(shù)公司做了上述預(yù)測。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP（FPGA的DSP）再次成為了熱點(diǎn)。
　　為什么會用FPGA做DSP？Xilinx中國區(qū)運(yùn)營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號處理器，也可以表示為數(shù)字信號處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號處理有很多種不同的解決方法，可以用普通的數(shù)字信號處理器、MCU（微控制器）等實(shí)現(xiàn)，同樣，F(xiàn)PGA也可以做數(shù)字信號處理。當(dāng)數(shù)字信號處理速度不斷提高時，F(xiàn)PGA的應(yīng)用日益凸顯。即FPGA for DSP與DSP互為補(bǔ)充。
　　Altera亞太區(qū)市場渠道工程師王冬剛先生更進(jìn)一步，甚至樂觀地預(yù)測，兩者不僅互為補(bǔ)充，F(xiàn)PGA可能會對當(dāng)前的高端DSP形成競爭。他提出：傳統(tǒng)DSP正在面臨性能、功耗和面市時間的挑戰(zhàn)，特別是以下應(yīng)用：下一代無線通信系統(tǒng)，高端消費(fèi)類電子，多通道視頻系統(tǒng)。用FPGA實(shí)現(xiàn)DSP有兩大趨勢：其一，作為傳統(tǒng)DSP協(xié)處理，滿足系統(tǒng)設(shè)備對DSP超高性能的要求；其二，直接取代傳統(tǒng)DSP，滿足系統(tǒng)對功耗，成本和面市時間的超額要求。
　　
　　圖1 不斷發(fā)展的DSP處理需求
　　FPGA做數(shù)字處理的特點(diǎn)是什么？對于普通的DSP，數(shù)字信號處理主要用一個單元，傳統(tǒng)的DSP處理器是一個高性能的數(shù)字處理器，里面包括一個高性能的單元可以運(yùn)行到幾個GHz的速度，但是它僅僅是一個單元，當(dāng)你做比較復(fù)雜的運(yùn)算就可能來回循環(huán)幾百次才可以做完這個運(yùn)算（圖2下），因此它的速度反而并不很快。
　　
　　圖2 為何FPGA用于DSP
　　FPGA是一個天生的并行處理結(jié)構(gòu)，F(xiàn)PGA里包含了有幾百個單元，例如Xilinx Virtex-5 SXT是550MHz，但可以在一個單元之內(nèi)迅速把這個復(fù)雜的運(yùn)算一次完成（圖2上），所以FPGA的性能實(shí)際上是遠(yuǎn)遠(yuǎn)高于傳統(tǒng)的DSP（圖3）。
　　
　　圖3 DSP性能差距
　　根據(jù)令人信服的獨(dú)立第三方benchmark表明： Altera的器件具有10x/美元的DSP性能。應(yīng)用FPGA協(xié)處理器的系統(tǒng)架構(gòu)可以卸載傳統(tǒng)DSP的工作負(fù)載，并且有效執(zhí)行復(fù)雜的數(shù)學(xué)計算算法，提升DSP系統(tǒng)級效能。
　　那么，用于DSP（數(shù)字信號處理）功能的FGPA與傳統(tǒng)的DSP（數(shù)字信號處理器）之間是什么關(guān)系？FPGA廠商認(rèn)為：傳統(tǒng)的DSP是可編程的DSP，實(shí)際上是做信號處理理想的方案；但是隨著目前運(yùn)算的越來越復(fù)雜，標(biāo)準(zhǔn)的變化，對于高清、多通道、實(shí)時要求越來越高，所以在應(yīng)用他們方法處理過程中有一個性能空白的地方，而這個地方越來越多的用戶在用FPGA實(shí)施處理，所以可以認(rèn)為FPGA和DSP是互為補(bǔ)充的，尤其體現(xiàn)在邏輯的復(fù)用和合并方面。
　　邏輯的復(fù)用和合并需要新的外設(shè)和不同帶寬總線實(shí)現(xiàn)的時候，這時用FPGA實(shí)現(xiàn)數(shù)字信號處理給工程師很大的靈活性，同時FPGA并行處理的能力強(qiáng)大，可幫助DSP做很多性能加速，以解決超負(fù)載的問題。這方面，F(xiàn)PGA廠商與TI有一種共識，雙方在很多方面是互為補(bǔ)充，共同給客戶提供一個更好的解決方案。
　　
　　圖4 高性能DSP
　　FPGA的DSP的演進(jìn)是這樣的：把邏輯固化編程為一個固化的乘法器，然后把它提升更高的階段，變成一個乘法累加單元（MAC）。為什么這樣呢？因?yàn)閿?shù)字信號處理并不是簡單的乘法，在做數(shù)字信號處理的時候，會碰到很多乘和乘累加，還有比較、計數(shù)和矩陣運(yùn)算等，如果這些都通過乘法器來做的話，需要信號處理的專家和熟悉FPGA的專家才可以做到。
　　FPGA的DSP的另一個優(yōu)勢是，可以保證能夠運(yùn)行在250MHz以上，上限沒有給出，這取決于用戶，對一些有經(jīng)驗(yàn)的用戶可以運(yùn)行到300MHz以上。但是對一個DSP設(shè)計人員，由于對FPGA不是很熟悉，也可以輕易運(yùn)行到250MHz。
　　Xilinx 8款產(chǎn)品
　　Xilinx目前有8款FPGA的DSP。其中Sparten-3A DSP為低端產(chǎn)品，今年4月16日剛剛發(fā)布。高端的Virtex-DSP分為兩個產(chǎn)品線：Virtex-4 SX，采用65nm工藝的Virtex-5 SXT。
　　很多DSP工程師非常關(guān)心DSP的性能夠不夠高？所以Xilinx的產(chǎn)品從21最多到352個GMAC/s（千兆乘加/秒），以提供不同范圍的性能，同時也增大在存儲器方面的帶寬。因此最低速產(chǎn)品可以運(yùn)行到250MHz，高速產(chǎn)品運(yùn)行到550MHz；MAC單元從84到640。
　　Altera的產(chǎn)品線
　　高密度Stratix III器件拓展FPGA的DSP性能。嵌入式DSP模塊運(yùn)行在550Hz，這些器件可達(dá)到每秒492千兆乘加（GMAC）的性能，并結(jié)合良好的邏輯結(jié)構(gòu)與速度優(yōu)化的互連。
　　低成本Cyclone III FPGA所提供的好處包括DSP性能、靈活性和更快的面市時間。廉價的Cyclone III ECP3C5擁有足夠的嵌入式乘法器和邏輯資源，可以在1080p高清晰度視頻上進(jìn)行實(shí)時7×7像素過濾。Cyclone III是對成本敏感DSP應(yīng)用的正確選擇。
　　對于量大的應(yīng)用， Stratix II器件可以引腳完全兼容地移植到HardCopy II結(jié)構(gòu)化ASIC，從而保證客戶的設(shè)計功能沒有任何改變。Altera的新一代結(jié)構(gòu)化ASIC芯片，邏輯相當(dāng)于多達(dá)220萬ASIC門，DSP模塊相當(dāng)于額外的140萬門，還有集成超過8 Mbits的嵌入式存儲器。
?