Bruce Petipas 應用工程師 ADI公司

在今天的數據采集系統(DAQ)中，需要不斷突破性能極限。系統設計人員需要更高的速度、更低的噪聲和更優的總諧波失真(THD)性能，所有這些都有可能實現，但卻并非免費。實現這些性能改進通常需要更大的工作電流，而更大的工作電流則會產生更高的功耗。但是，在許多應用中，功耗敏感性也越來越受關注。原因有很多種。可能是由于應用是一種利用紐扣電池進行工作的遠程系統，其主要關注點是電池壽命。也可能是由于應用是一種多通道系統，其通道數較多、電路密度較高，會造成熱量集中，從而產生由溫度引起的漂移問題。無論何種情況，最大限度降低電流消耗和功耗都是重中之重。系統設計人員必須權衡更高性能和更低功耗帶來的競爭優勢。解決此問題的一種途徑是借助一個稱為動態功耗調節(DPS)的過程。

簡單而言，DPS就是一個在需要時啟用電子元件、在不需要時禁用電子元件的動態過程。圖1所示為一個典型的基于SAR型ADC的數據采集子系統。SAR型ADC的一個主要屬性是其功耗隨吞吐速率而變化，這使其非常適合功耗敏感型應用。以往，ADC驅動器和基準電壓源緩沖器不能與SAR一樣享有自動功耗調節功能。它們通常會在系統運行時上電并啟用，這樣會消耗過多的電能。假設啟用時間足夠短，便可以動態方式驅動放大器關斷引腳，從而禁用ADC轉換之間的放大器。這就是動態功耗調節。通過對放大器運用DPS，可大幅降低其平均電流消耗。借助DPS，放大器靜態電流隨關斷引腳正在被驅動的負載周期而變化。理論平均靜態電流可由下式得出

其中：

X IAVG 為平均DPS靜態電流
X IQ_ON 為已啟用的放大器的靜態電流
X IQ_OFF 為已禁用的放大器的靜態電流
X tON 為啟用放大器的時間
X tS 為采樣頻率周期

本文的其余部分將聚焦于ADC驅動器放大器，但DPS概念也可運用至基準電壓源緩沖器，而且得到的結果類似。

圖2顯示了ADC驅動器放大器在一直啟用時的理論效率提升。fR處的豎直基準線代表ADC功耗等于一直啟用的驅動器放大器的功耗時的采樣頻率。采樣速率較低時，放大器的功耗占主導，采樣速率較高時，ADC的功耗占主導。基準頻率(fR)將隨放大器和選定ADC的功耗而變化，但基本概念依然相同。進行功耗調節的同一放大器的相對效率提升以三種不同的tON值顯示。不出所料，采樣速率給定時，更小的tON會產生更高的效率，并且能夠以更高的采樣速率運用DPS。陰影區域表明，逐漸減小tON產生的最大提升區域一般會延伸至約10個fR以下。由于采樣速率會繼續降至此點以下，因此可實現最大的整體功耗節約，但進一步減小tON帶來的優勢可以忽略不計，因為功耗逐漸接近關斷或禁用狀態的功耗。

要利用DPS獲得最高的性能，系統時序和確定最小tON至關重要。

圖3所示為ADC和驅動器放大器的簡化時序圖。圖1中的系統時序功能塊(FPGA、DSP和微控制器)可提供恰當的定時ADC轉換開始(CNV)和放大器關斷(PD)信號。SAR型ADC會在CNV的上升沿啟動轉換。在CNV的上升沿前，放大器在ADC采集階段上電一段時間(tON)，然后與CNV的上升沿同步關斷。tON的值為多大才恰當？

雖然圖2說明了使用隨機的tON值時的概念，但其清楚表明，DPS的全部價值將僅在使用最小tON時實現。這是放大器必須在ADC轉換開始前啟用以確保結果準確的最短時間。更短的時間將導致SNR或THD降低，更長的時間將不會引起任何性能提升。實際上最小tON在整個采樣速率范圍內并非固定，并且必須根據具體應用，用經驗進行確定。最小tON因不同的放大器和系統而異。例如，如果在圖1的電路中使用ADA4805-1和AD7980的放大器/ADC組合，則最小tON會隨著采樣速率的增大而減小。通常，1 kSPS時需要~4 μs，而1 MSPS時則只需要~600 ns。采樣速率較低時，由于處于關斷狀態的時間延長，因而較長的一段時間會為內部放大器節點放電提供更多的時間，因而開啟時間更長。相反地，采樣速率更高時，此時間段更短，因而內部放電時間更短。事實上，隨著采樣速率提高，有限的放大器關斷時間將變得長于在關斷狀態消耗的時間。實際上，放大器在完成關斷過程前就已經重新開啟。這看起來是人為式的快速開啟時間，但在性能數據未減小時卻十分有效。

預測潛在功耗節省量時需要考慮的最后一點是輸入信號頻率的影響。迄今為止，我們已通過使用給定放大器的計算靜態電流對DPS的概念進行說明。將一個信號施加在放大器輸入時，也會出現隨輸入信號頻率增大而增大的動態電流。如果輸入頻率足夠低，影響微乎其微。隨著頻率增大，放大器輸出端的RC網絡會顯示更大的負載，因而需要放大器提供更大的電流來處理此信號。

使用前面提及的ADA4805-1和AD7980并將這些概念綜合在一起便可得到圖4中的曲線。此圖顯示了進行動態功耗調節的ADC驅動器放大器相對于同樣的放大器在一直啟用時的功耗(用百分比表示)。我們繪制了選定輸入頻率下的DPS效率圖，用以描述更高的輸入頻率對功耗的影響。我們確定了介于1 kSPS至1 MSPS之間的多個采樣速率的最小tON，并將其定義為導致SINAD (信噪失真比)與一直啟用的放大器相比減小不超過0.5 dB的tON。此圖顯示，在低采樣速率下處理緩慢輸入信號時，功耗節省量最高可達95%。但對更高吞吐量的系統而言更重要的是，潛在功耗節省量仍然非常高，在100 kSPS時最高可達65%，在1 MSPS時最高可達35%。必須注意，圖4反映的是一個單位增益緩沖器在持續被采樣的系統中的性能。但是，如之前所述，可將這些DPS概念輕松運用至基準電壓源緩沖器，而且得到的結果類似。

雖然DPS是一種相對較新的概念，而且需要考慮設計和時序因素，但是其初步成果非常有效。很明顯，對更高性能和更低功耗的渴望將延續到未來，從而進一步增加對創意低功耗解決方案的需求。

作者簡介

Bruce Petipas是ADI公司線性產品和技術部門的一位應用工程師。他從馬薩諸塞大學獲得電氣工程學士學位后，于1999年加入ADI公司。在此期間，Bruce專攻高電流放大器的各個領域，最近，他開始致力于ADC驅動應用。