將具有信號處理功能的FPGA與現實世界相連接，需要使用模數轉換器（ADC）或數模轉換器（DAC）
　　一旦執行特定任務，FPGA系統必須與現實世界相連接，而所有工程師都知道現實世界是以模擬信號而非數字信號運轉的。這意味著需要在模擬信號域與數字信號域之間進行轉換。針對手頭工作選擇恰當的FPGA時，用戶面臨著林林總總的選擇，在為系統選擇正確的ADC或DAC時也是如此，玲瑯滿目。
　　選擇時首先要確定轉換信號所需的采樣頻率。這個參數不僅將影響轉換器的選擇，同時也會影響對FPGA的選擇，這樣才能確保器件能夠滿足所需的處理速度及邏輯封裝要求。轉換器的采樣頻率至少為信號采樣頻率的2倍。因此，如果信號的采樣頻率為50MHz，則轉換器采樣頻率至少應為100MHz。否則，已轉換的信號將引起自身混疊，導致信號無法正確表示。但混疊并不總是一件壞事情；事實上，如果轉換器的帶寬足夠高，那么用戶可以利用混疊將信號混疊至可用的帶寬。
　　ADC與DAC的關鍵參數
　　我們可采用多種不同方法來構建模數轉換器（ADC）。最常見的方法包括閃存、斜坡（Ramp）以及逐次逼近等。
　　1，閃存轉換器以速度快著稱，其使用一系列可擴展的模擬比較器對輸入電壓和參考電壓進行比較；ADC利用這些比較器的輸出來確定數字代碼。
　　2，斜坡轉換器可利用連接至DAC且可自由運行的計數器，對DAC輸出/輸入電壓進行比較。當二者相等時，保持計數不變。
　　3，逐次逼近轉換器（SAR）是斜坡轉換器的另一種形式，其可利用DAC和比較器來處理模擬輸入信號。但SAR轉換器并非執行累計計數，而是通過判斷計數的模擬表示是否高于或低于輸入信號，并采用試錯法（trial-and-error）來確定數字代碼。
　　此外，數模轉換器（DAC）也可以采用若干種方法來實現，最常見的方法包括二進制加權、R-2R梯形網絡、脈寬調制。
　　4，二進制加權是速度最快的DAC架構之一。這些器件可將各邏輯比特的不同轉換結果進行匯總。例如，電阻DAC將根據電流代碼來導通或切斷這些電阻。
　　5，R-2R梯形轉換器采用阻值為R-2R的級聯電阻結構。由于可以輕松生成并匹配高精度電阻，因而這類DAC的精度比二進制加權轉換器更高。
　　6，脈寬調制（PWM）是最簡單的DAC結構類型，可通過簡單的低通模擬濾波器傳遞脈寬調制波形。這些器件通常應用于電機控制領域，但它們也可作為Σ-Δ轉換器的基礎。
　　眾多專家級器件（specialist device）的制造商已成功開發其自有的內部轉換架構，可根據用途盡可能提供適用于特定領域的最佳性能。每種器件在轉換速度、精度以及分辨率方面都各具優劣勢。在選擇FPGA時，您需要考慮I/O數量、所支持的I/O標準、時鐘管理、邏輯資源和存儲器，以及其它與器件類型相關的具體參數：最高采樣頻率、信噪比（SNR）、無雜散動態范圍（SFDR）以及有效位數（ENOB）等。