選擇給FPGA供電的最佳調節(jié)器時，主要依據(jù)輸入電壓、最大負載電流和效率要求。低壓差(LDO)調節(jié)器雖然效率較低，但在低電流水平表現(xiàn)出色，浪費的功率極少。與開關調節(jié)器相比，LDO還具有低噪聲和快速瞬態(tài)響應優(yōu)勢。LDO具有小尺寸特性，而且相對較便宜。在中等電流水平時，一般使用降壓調節(jié)器。高負載電流情況則要求使用外部功率MOSFET的控制器。

如何使用產品選型表

首先參考相關數(shù)據(jù)手冊，并使用XPower Analyzer等Altera網(wǎng)絡工具，確定Altera FPGA每個供電軌的峰值電流要求。然后使用本指南中合適的選型表，選擇能為該供電軌提供所需輸出電壓和輸出電流的電源解決方案。如果需要低噪聲供電軌，則LDO可能是最佳方案。

本指南中提供兩類選型表：一類表格用于選擇FPGA內核功率調節(jié)器（例如第3頁所示用于Stratix?IV內核的0.9V電源），另一類表格用于選擇I/O或輔助電源的功率調節(jié)器，見本指南接近末尾的部分。

從內核電源選型表的左側選擇可用的輸入電源電壓，然后移至右邊提供所需內核負載電流的框中。每個框中提供兩個或更多調節(jié)器選擇。使用可用的精確負載電流和輸入電壓選擇最合適的產品。關于詳細特性和應用電路，請參考所選LDO或降壓控制器產品的數(shù)據(jù)手冊。

ADIsimPower設計工具提供一整套功能特性，可用來為所有這些解決方案創(chuàng)建完整的BOM。I/O或輔助電源功率調節(jié)器選型表的使用方法與內核電源選型表相似。ADIsimPower設計工具也可以用來為I/O或輔助電源創(chuàng)建完整的BOM。