目前在做FPGA移植加速CNN卷積神經網絡Inference相關的學習，使用的是Xilinx公司的ZYNQ-7000系列的FPGA開發板，該博客為記錄相關學習內容，如有問題歡迎指教。前面已經介紹了關于FPGA架構和基本組成《FPGA學習–架構和基本組成單元（一）》 ，下面參考Xilinx Vivado官方文檔學習硬件設計的基本概念。

　　概念

　　處理器（CPU）和FPGA之間的關鍵區別之一就是處理架構是否固定。這種差異直接影響每個編譯器的工作方式。處理器CPU的計算體系結構是固定的，編譯器的工作是確定軟件應用程序如何最好地適應處理結構。應用程序性能取決于應用程序映射到處理器功能的程度以及正確執行所需的處理器指令數量。

　　相比之下，FPGA類似于帶有一組構建塊的空白平板。在的Vivado ?編譯器HLS中，目標是從最適合的軟件程序中創建一個處理架構。指導Vivado HLS編譯器創建最佳處理架構的過程需要有關硬件設計概念的基礎知識。

　　時鐘頻率

　　CPU的時鐘頻率是算法執行效率的第一考慮因素，一般來說高時鐘頻率有更高的執行效率。雖然這是一般常識，但是如果以時鐘頻率高低來作為選擇CPU或者FPGA的標準，這樣實際上并不準確，因為CPU與FPGA之間的時鐘頻率名義上有一定的差異，例如下表中的CUP與FPGA最大時鐘頻率很常見：

　　對上表分析，其實并不是CPU的性能是FPGA的四倍，不能簡單的以時鐘頻率比較性能。CPU與FPGA性能評判主要區別是軟件如何被執行，一般來說，CPU是能夠執行任何程序的通用平臺，包括CPU和CPU上其他結構，軟件必須在該結構上執行，編譯后的軟件按照一組指令按順序執行，無論CPU類型如何，指令的執行始終是相同的，應用程序的每條指令都必須經過以下階段如下圖1：

　　取指令（IF）；

　　指令解碼（ID）；

　　執行（EXE）；

　　內存操作（MEM）；

　　回寫（WB）。