在本輔導教材中，將重點講解如何將一個設計項目物理地實現于FPGA 芯片中。我們將展示如何用手工的方法選擇器件封裝的引腳，并且把這些引腳用做電路的輸入和輸出信號，此外還將描述如何使用Quartus II 編程器模塊把編譯完的電路傳送到所選擇的FPGA芯片中。

　　D.1 分配引腳

　　在附錄C的例子中，器件的引腳是由編譯器自動分配給輸入和輸出信號的。在某些場合，設計者需要用手工將某個引腳分配給電路的某個信號。例如，包含FPGA芯片的電路板也許需要將來自于該FPGA芯片的某些引腳用硬線連接到其他元件， 諸如開關或者發光二極管（LED ）等。為了利用這些硬線的連接點，設計者必須具有將器件的某幾個引腳分配給設計的某幾個信號使用的能力。

　　為了用手工分配引腳，有必要指定所選用的芯片類型。在C.1.1 節我們已經做過這件事，當時曾選用EP2C35F672C6 FPGA 芯片來實現邏輯電路，如圖C-2 所示。再次打開名為example_verilog 的項目。

　　在C.1.4節，我們曾經用芯片布局器（ Chip Planner ）來檢查項目example_verilog 編譯后生成的電路。正如圖C-6 和圖C-7所示的那樣，該芯片布局器展示了FPGA的輸入/輸出單元，通常將這些排列在芯片四周的單元稱為引腳墊（pad）。為了看清楚這些引腳墊是如何對應于FPGA芯片封裝的引腳的，可以使用引腳布局工具（ Pin Planner tool ）。選擇Assignments》PinPlanner ，打開如圖D-1 所示的窗口。為了使顯示的窗口與給出的圖一致，可能需要將觀察（View ）菜單下的某些設置項啟動或者關閉。圖D-1中啟動的設置項為： View》Show》PackageTop、View》Show》Show Fitter Placements 和View》All Pins List 。

　　圖D-1 上部的圖像表示從型號為EP2C35F672C6 的芯片上部往下看去所看到的芯片封裝。雖然在這個窗口中有許多信息可以利用，但只是為了分配引腳的目的，沒有必要考察細節。引腳的位置用行和列標記，行用字母標記，而列用數字標記。例如，最上面一行第5列的引腳稱為引腳A5 ，最下面一行第5列的引腳稱為AF5 。用于編譯生成電路的引腳以顏色區分。在引腳的符號上移動鼠標，從打開的提示框可以看到分配給該引腳的信號名（若提示工具沒有啟動，則選擇Tools》Options ，然后將Tooltip 設置項修改為Pin Planner （引腳布局） ）。描述不同引腳符號的圖例可以通過選擇View》Pin Legend Window 打開。

　　對本輔導教材而言，假設由項目example_verilog 生成的電路將在DE2教學開發板上實現，這是一塊基于Altera 公司FPGA芯片的線路板。DE2教學開發板如圖D-2所示。這塊功能強大的開發板具有許多功能，我們的簡單設計將只使用該線路板底邊的幾個開關和發光二極管。電路的輸入x1、x2和x3將分配給名為SW［0］ 、SW［1］ 和SW［2］ 的三個觸發器（乒乓開關） ，這三個開關分別連接到FPGA的引腳N25、N26 和P25。電路的輸出f連接到引腳AE22 ，它將被連接到綠色的發光二極管LEDG［0］ 。