Verilog是一種流行的硬件描述語言，他是由工業界開發的，1984年，Verilog作為一種私用的硬件描述語言，由Gateway Design Automation公司給出，1988年，Synopsis公司為Verilog開發了綜合工具。1995年，Verilog成為IEEE的一個標準。Verilog 適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述。

　　Verilog的語法是基于C語言的。由于是基于C語言，所以它更容易掌握。本設計中采用Verilog語言進行設計。

　　2、設計工具簡介

　　本次設計是基于Altera公司的QuartusII軟件。

　　Quartus II 是Altera公司的綜合性PLD開發軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。

　　QuartusII支持Altera的IP核，包含了LPM/MegaFuction宏功能模塊庫，使用它，可以簡化設計的復雜性，加快設計速度。QuartusII平臺支持一個工作組環境下的設計要求，其中包括支持基于Internet的協作設計。此外，QuartusII通過和DSP Builder工具與Matlab/SIMULINK相結合，可以方便地實現各種DSP應用系統；支持Altera的片上可編程系統開發，集系統級設計、嵌入式軟件設計、可編程邏輯設計于一體，是一種綜性的開發平臺。

　　3、設計方案：

　　利用實驗箱上的MAX232芯片控制通過適當分頻（分頻的目的是為了達到要求的波特率，控制數據傳輸速率）的串行輸入信號，并將其轉換為并行信號并通過實驗箱上的數碼管的后兩位顯示從計算機中傳輸出來的16進制數。例如在計算機端輸入（FF）則會在試驗箱上看到（000000FF）的顯示圖示。

　　4、基本原理：

　　RS-323C標準是美國EIA（電子工業聯合會）與BELL等公司一起開發的1969年公布的通信協議。它適合于數據傳輸速率在0～20000b/s范圍內的通信。這個標準對串行通信接口的有關問題，如信號線功能、電器特性都作了明確規定。

　　EIA-RS-232C中+3V~+15V之間的電平為‘0’，-3V~-15V的電平為‘1’；與TTL以高低電平表示邏輯狀態的規定不同。因此，為了能夠同計算機接口或終端的TTL器件連接，必須在EIA-RS-232C與TTL電路之間進行電平和邏輯關系的變換。實現這種變換的方法可用分立元件，也可用集成電路芯片。目前較為廣泛地使用集成電路轉換器件，如MC1488、SN75150芯片可完成TTL電平到EIA電平的轉換，而MC1489、SN75154可實現EIA電平到TTL電平的轉換。MAX232芯片可完成TTL←→EIA雙向電平轉換。

　　5、串口通信：

　　（1）什么是串口通信：

　　串口是計算機上一種非常通用設備通信的協議。大多數計算機包含兩個基于RS232的串口。串口同時也是儀器儀表設備通用的通信協議；很多GPIB兼容的設備也帶有RS-232口。同時，串口通信協議也可以用于獲取遠程采集設備的數據。串行接口（Serial port）又稱“串口”，主要用于串行式逐位數據傳輸。常見的有一般電腦應用的RS-232（使用 25 針或 9 針連接器）和工業電腦應用的半雙RS-485與全雙工RS-422。

　　（2）串口接口規格：

　　串行接口按電氣標準及協議來分，包括RS-232-C、RS-422、RS485、USB等。

　　RS-232-C、RS-422與RS-485標準只對接口的電氣特性做出規定，不涉及接插件、

　　電纜或協議。USB是近幾年發展起來的新型接口標準，主要應用于高速數據傳輸

　　領域。

　　（3）串口通信原理：

　　串口通信的概念非常簡單，串口按位（bit）發送和接收字節。盡管比按字節（byte）的并行通信慢，但是串口可以在使用一根線發送數據的同時用另一根線接收數據。它很簡單并且能夠實現遠距離通信。比如IEEE488定義并行通行狀態時，規定設備線總長不得超過20米，并且任意兩個設備間的長度不得超過2米；而對于串口而言，長度可達1200米。典型地，串口用于ASCII碼字符的傳輸。通信使用3根線完成：（1）地線，（2）發送，（3）接收。由于串口通信是異步的，端口能夠在一根線上發送數據同時在另一根線上接收數據。其他線用于握手，但是不是必須的。