現在的嵌入式系統越來越復雜，設計中工程師將會遇到諸多挑戰。產品需求的些許變化將導致系統的重新設計并直接影響上市周期，提高產品競爭力所需的創新帶來的設計風險日益加重。然而，現有的MCU很難提供所需的模擬及數字匹配參考設計。賽普拉斯最新推出的PSoC4解決方案可為嵌入式設計帶來相當于現場可編程ASIC的閃存器件，并且沒有生產周期或一次性工程費用（NRE）方面的影響。基于ARM Cortex-M0內核的PSoC4將可配置的模擬和數字電路以及片上微控制器緊密集成，不僅減少了組件數量，還解決了工程師感覺難以入手復雜的信號鏈設計。現在，賽普拉斯PSoC 4的首批兩個系列芯片PSoC 4100和PSoC4200已量產上市。相比通用MCU，PSoC 4特有的諸多優勢極大地拓寬了其應用領域。

　　自由定義數字外設

　　PSoC 4創建了一種全新的嵌入式系統設計模式，將高性能模擬、可編程邏輯、內存及微控制器等功能全部集成在了一顆片上系統內，簡化了嵌入式系統的設計過程，使最終產品的上市時間越來越短。在PSoC4內部（目前僅PSoC4200支持），有最多4個包含一組PLD、8位數據通道、FIFO和ALU的通用數字模塊（UDB），通過使用超過50個數字功能元件庫，可方便地創建獨特的、可定制的外設。另外，UDB中的兩個可自由配置為I2C、SPI 或UART的串行通信模塊，根據系統配置可重置為所需的標準數字外設。

　　極簡的模擬信號鏈設計

　　PSoC 4系列具有的集成智能模擬組件，如集成于同一芯片上的運放、低功耗比較器，以及快速逐次逼近型ADC，能夠滿足市場對通用型8位、16位單片機的需求，能夠輕而易舉地從專用單片機平臺過渡到強大而靈活的ARM平臺之上。該模擬子系統的實現沒有軟件開銷，可滿足精密級的模擬需求，是真正獨立于MCU子系統的硬件混合信號設計。

　　低功耗、低泄漏電流

　　PSoC4除了具有額外的處理能力和增強的數字模塊之外，還具有最佳的功耗，約為150 nA，同時還可保持SRAM存儲器、可編程邏輯工作，并從中斷中被快速喚醒。在停止模式（stop mode）下的耗電約為20 nA，同時保持從I/O引腳喚醒的能力。PSoC4中的比較器從Deep Sleep及Hibernate模式喚醒器件的時間也僅為25μS內。此外，PSoC 4還擁有所有Cortex-M0器件中最寬的工作電壓范圍，支持介于1.71V到5.5V之間的全部模擬和數字工作電壓。

　　配備領先的電容式觸摸方案

　　除了低成本，PSoC4還同時配備了增強的CapSense電容式觸摸感應功能。CapSense是賽普拉斯積累了近十年的電容式觸摸技術，具有多種傳感檢測方式和最佳的信噪比規格，以及超強的防水性能。PSoC將ARM Cortex-M0、模擬和數字架構以及CapSense電容式觸摸技術進行了完美結合，通過圖形化開發方式，即可在每個通用管腳上實現觸摸感應。尤其是的自動調試模塊SmartSense，通過自動調節觸屏的電容門限達到對環境的自適應，從根本上解決了實驗室調制與實際應用間因環境不同而出現的差異。

　　全新的設計方式

　　PSoC 4擁有數十個PSoC 組件（PSoC Components），即在賽普拉斯PSoC Creator IDE中以圖標表示的“虛擬芯片”，這些組件加在一起的價格甚至可低至1美元。因此，新的PSoC 4架構將會以極高的性價比優勢挑戰現在專有的8位和16位微控制器（單片機），以及其他32位器件。

　　用于賽普拉斯PSoC3和PSoC 5架構的PSoC Creator 2.2 集成開發環境（IDE）現在也可支持新的PSoC 4架構。它除了具有強大的編譯器和編程器之外，還允許用戶將PSoC可編程硬件配置到定制的單芯片解決方案中。在內容豐富的組件庫中，包含了超過100個預先驗證好的、可直接投產的模擬和數字組件，用戶可以將它們拖放到自己的設計之中，并將其按照多種應用需求進行配置，實現軟硬件協同設計，創建真正屬于自己的器件，確保產品的差異化并保護相應的知識產權。賽普拉斯可編程系統部產品市場經理焦建表示，首批兩個系列的PSoC 4器件PSoC 4100和PSoC4200是專為產量大的低端8位、16位和32位嵌入式應用而設計。這也是業界迄今唯一集成了高性能模擬、可編程邏輯、內存及微控制器的嵌入式片上系統。”

　　PSoC 4的設計初衷是確保設計方案充分滿足未來需求。此外，它還能支持在設計過程中任何時間點上進行固件修改，即便在產品現場使用階段也能修改固件。所有PSoC 4器件均支持動態重配置，從而使設計人員能即時修改資源，并利用更少的IC來完成任務。