電子發燒友網訊：終于逮到機會評估前沿高端新技術。在眾多的革新性工藝技術中，賽靈思和臺積電首次將高K金屬柵極（HKMG）技術應用到FPGA中尤其是其中的佼佼者。現在就讓電子發燒友網帶領大家從賽靈思的工藝革新發展歷史到目前代表行業領域最高科技的Kintex-7 FPGA內部架構，這是令人興奮的一次高科技之旅。

　　賽靈思的工藝革新史

　　賽靈思早在1984年就利用無晶圓商業模式制造出賽靈思首顆芯片，代工廠商為Seiko 和 Monolith。當他們從65nm工藝節點轉入較低節點時，賽靈思和UMC， Samsung 及Toshiba 尋求合作生產 FPGAs。直到現在，賽靈思采用臺積電的HKMG工藝不但用于領先的FPGAs的Kintex-7系列產品，也囊括了很多其他即將來臨的產品設備，包括Artix-7和 Virtex-7 FPGA系列和Zynq-7000 EPP系列。這一決定將賽靈思所有產品推向進入到28nm節點時代。

　　FPGAs 產品家族的Kintex-7系列采用了臺積電28nm高性能低功耗（HPL）工藝節點技術來進行設計封裝制造，為客戶提供低功耗和高性能體驗。它的市場戰略目標為下一代廣播電視點播系統和下一代無線網絡等等應用領域。

　　Kintex-7組件能被配置到支持多空中接口，如LTE， WiMAX， WCDMA以及為PCI Express （Gen1/Gen2）提供八通道內置設計需求。Kintex-7 FPGA家族擁有領先的可擴展賽靈思架構，可對前一代產品（40-nm） Virtex-6 FPGAs進行簡便地移植使用。

　　談及到移植的問題，眾多的晶圓廠從65-nm節點的主要基于多晶硅門和應變工程過渡到到高K金屬門柵極絕緣層，伴隨著技術難度的加大和高成本，每次過渡都充滿著潛在性危險。

　　回首HKMG工藝技術，Intel憑借45-nm后柵極工藝最先進入到金屬門。臺積電是第二個晶圓代工廠能提供后柵極金屬門工藝的廠商。Intel的競爭者——AMD，直到現在才為其32-nm工藝節點引進后柵極金屬門工藝，據信，這是因為日本松下公司為其首次金屬門工藝采用金屬門重疊多硅結構。

　　賽靈思選擇較為簡單的HKMG工藝降低來自高功耗（HP）或低功耗（LP）28nm工藝所帶來的風險。選擇高性能，低功耗（HPL）HKMG技術可有效規避產量和漏電等異常事件發生。

　　選擇HPL方案，賽靈思可以更好的在進行FPGA設計時處理復雜和昂貴的靜態電源管理方案，使得能專注于開發具有統一標準的7 系列 FPGAs架構（如Artix-7 和 Virtex-7）。這些統一的架構為開發者帶來了許多好處，在FPGAs家族中不同的產品中可向上或向下移植兼容，客戶代碼和IP及普通模塊（RAM， DSP， I/O，時鐘，互連邏輯，存儲器接口）復用。