賽靈思公司推出 Vivado 設計套件 HLx 版本，為All Programmable SoC 和 FPGA以及打造可復用的平臺提供了全新超高生產力設計方法。新版 HLx 包括 HL 系統(tǒng)版本、HL 設計版本和 HL WebPACK 版本。所有 HLx 版本均包括帶有 C/C++ 庫的 Vivado 高層次綜合 （HLS）、Vivado IP 集成器 （IPI）、LogicCORE IP 子系統(tǒng)以及完整的 Vivado 實現(xiàn)工具套件，使主流用戶能夠方便地采用生產力最高、最先進的C 語言和 IP設計流程。結合最新 UltraFast 高級生產力設計方法指南，相比采用傳統(tǒng)方法而言，用戶可將生產力提升 10-15 倍。全新HLx 版本將作為 Vivado 設計套件的免費升級版提供。

為創(chuàng)建和編程可復用的平臺工作帶來超高生產力

過去 3 年來，賽靈思前沿客戶率先采用基于 C 語言和 IP的設計技術與方法，并推動有關技術和方法不斷完善，走向成熟，這些成熟的技術和方法現(xiàn)已納入 HLx 版本中，實踐證明有望將生產力提升 10-15 倍。為了實現(xiàn)這一超高生產力，客戶采用了如下全部或部分設計技術與方法：1） 基于 C 語言的設計和優(yōu)化再利用；2） IP 子系統(tǒng)的復用；3） 集成自動化；4） 加速設計收斂。

有別于將大部分設計精力用在設計流程后端的傳統(tǒng) RTL 設計，基于 C 和 IP 的設計可以支持廣泛的優(yōu)化設計復用，以加速更出色的微型架構的創(chuàng)建和快速探索更多設計的可能性，而且還能取代易出錯的手動 C 到 RTL 轉換，避免在集成基于 C 語言和 RTL 的 IP時浪費時間和出錯，并可大幅縮短驗證時間。利用高層次抽象，客戶發(fā)現(xiàn)他們能夠快速獲得整體同樣出色甚至更好的結果質量（性能、功耗和利用率）。

為了支持這些高生產力的設計流程，全新HLx 各版本均包括 Vivado HLS、Vivado IPI、LogicCORE IP 子系統(tǒng)和完整的 Vivado 實現(xiàn)工具套件。此外，賽靈思及其聯(lián)盟生態(tài)系統(tǒng)還在不斷擴展特定市場的 C 語言庫，諸如針對視頻和圖像處理的 OpenCV，以及面向汽車駕駛員輔助系統(tǒng) （ADAS） 和數(shù)據(jù)中心應用的機器學習等。賽靈思的全新 LogiCORE IP 子系統(tǒng)是一種高度可配置的、專為特定市場量身定制的構建模塊，其集成了多達 80 個不同的 IP 核、軟件驅動程序、設計范例和多種測試平臺。新型 IP 子系統(tǒng)可用于以太網(wǎng)、PCIe、視頻處理、圖像傳感器處理以及 OTN 開發(fā)。這些 IP 子系統(tǒng)采用 AMBA AXI 4 互聯(lián)協(xié)議、IEEE P1735 加密和 IP-XACT 等業(yè)界標準，可與賽靈思及其聯(lián)盟成員提供的 IP 實現(xiàn)互操作，并加速集成。

基于 C 的 IP 和預封裝的 IP 子系統(tǒng)相結合，能利用 Vivado IPI 實現(xiàn)集成自動化。Vivado IPI 的集成自動化提供了具有器件和平臺感知的互動開發(fā)環(huán)境。該環(huán)境可支持關鍵 IP 接口的智能自動連接、一鍵式 IP 子系統(tǒng)生成、實時 DRC，以及接口更換通知，同時還具備強大的調試功能。具有平臺感知的智能功能可對 Zynq SoC 和 MPSoC 處理系統(tǒng)預先配置適當?shù)耐庠O、驅動程序和存儲器映射，以便支持目標開發(fā)板。設計團隊現(xiàn)在能夠針對 ARM 處理系統(tǒng)和高性能 FPGA 邏輯快速識別、重用并集成軟硬件 IP 核。

賽靈思公司設計方法市場營銷高級總監(jiān) Tom Feist 指出：“全新HLx 版本設計套件提供了用于創(chuàng)建和編程可復用的 All Programmable 平臺的架構。我們所有的 Vivado 套件均提供有高級工具、IP 和 UltraFast 設計方法，讓我們的主流客戶能夠集中精力實現(xiàn)差異化價值，更快速地打造出更出色的設計。”

HLx 配合補充SDx 以創(chuàng)建并部署平臺

HLx 可幫助硬件工程師加速 All Programmable 平臺的創(chuàng)建、修改和編程工作，并進一步完善了賽靈思專為軟件和系統(tǒng)工程師量身定制的SDx 開發(fā)環(huán)境（SDSoC、SDAccel 和 SDNet）。SDx 系列開發(fā)環(huán)境能用 C、C++、OpenCL 和用于數(shù)據(jù)包處理的新興 P4 語言的組合通過 HLx 生成的平臺進行軟件定義編程。HLx 和 SDx 代表了賽靈思設計實現(xiàn)解決方案的新時代，為用戶借助Zynq SoC、MPSoC、ASIC 級 FPGA 和 3D IC 等新一代 All Programmable 器件開發(fā)更智能、互聯(lián)互通的差異化系統(tǒng)提供強大支持。

供貨情況

全新HLx升級版現(xiàn)已在 Vivado 設計套件 2015.4 版本中提供，支持賽靈思 7 系列、UltraScale 和 UltraScale+ 器件。下載最新版，敬請訪問：china.xilinx.com/download。如需了解更多信息，敬請觀看 Vivado QuickTake 視頻，注冊參加培訓，并充分利用 UltraFast 設計方法指南（適用于 Vivado 設計套件）以及最新 UltraFast 高效生產力設計方法指南（適用于 Vivado 設計套件）。

?