在現(xiàn)代電路設(shè)計(jì)中，一個(gè)系統(tǒng)往往包含了多個(gè)時(shí)鐘，如何在異步時(shí)鐘間傳遞數(shù)據(jù)成為一個(gè)很重要的問(wèn)題，而使用異步FIFO可以有效地解決這個(gè)問(wèn)題。異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。

在現(xiàn)場(chǎng)可編程邏輯芯片的設(shè)計(jì)過(guò)程中不同模塊之間的數(shù)據(jù)接口尤其是不同時(shí)鐘系統(tǒng)的各個(gè)模塊之間的數(shù)據(jù)接口是系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵用異步FIFO模塊來(lái)實(shí)現(xiàn)接口，接口雙方都在自己時(shí)鐘的同步下進(jìn)行工作它們之間不需要互相握手只需要跟接口FIFO模塊進(jìn)行交互即可即向接口FIFO模塊中寫(xiě)入數(shù)據(jù)或從FIFO模塊中讀出數(shù)據(jù)。用這樣一個(gè)緩沖FIFO模塊實(shí)現(xiàn)FPGA內(nèi)部不同時(shí)鐘系統(tǒng)之間的數(shù)據(jù)接口使設(shè)計(jì)變得非常簡(jiǎn)單和容易所用的FIFO接口是XILINX公司提供的IP核。經(jīng)過(guò)充分測(cè)試和優(yōu)化，系統(tǒng)運(yùn)行穩(wěn)定占用的FPGA內(nèi)部資源也非常少。

1 FIFO 類型

FIFO先進(jìn)先出隊(duì)列是一種在電子系統(tǒng)得到廣泛應(yīng)用的器件通常用于數(shù)據(jù)的緩存和用于容納異步信號(hào)的頻率或相位的差異FIFO的實(shí)現(xiàn)通常是利用雙口RAM 和讀寫(xiě)地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)的圖1顯示出了FIFO 的內(nèi)部結(jié)構(gòu)。

FIFO的功能框圖如圖2 所示

根據(jù)讀寫(xiě)操作的同步/異步標(biāo)志方案的同步/異步第一個(gè)寫(xiě)操作以及復(fù)位功能的不同F(xiàn)IFO 存儲(chǔ)器可分為4 大類：

（1）異步FIFO。 通常只有兩個(gè)控制信號(hào)讀使能（ RE ）與寫(xiě)使能（ WE）信號(hào)標(biāo)志信號(hào)有全空標(biāo)志（EF）全滿標(biāo)志（FF） 可選半滿標(biāo)志（HF）幾乎全滿標(biāo)志（AF） 幾乎全空標(biāo)志（AE）這些標(biāo)志并不與任何時(shí)鐘或事件同步但是反映讀寫(xiě)指針的即時(shí)對(duì)照。

（2）選通式FIFO。與異步FIFO存儲(chǔ)器相似選通FIFO通常使用讀寫(xiě)選通UNCK和LDCK信號(hào)以及輸出使能OE信號(hào)這類FIFO 通常提供半滿標(biāo)志（HF）可選幾乎滿標(biāo)志（AF）幾乎空標(biāo)志（AE）全空標(biāo)志（EF）和全滿標(biāo)志（FF）這些標(biāo)志雖然反映讀寫(xiě)指針但不與任何時(shí)鐘或事件同步。

（3）標(biāo)準(zhǔn)同步FIFO。同步FIFO需要自由運(yùn)行的讀和寫(xiě)時(shí)鐘RCLK 和WCLK 讀寫(xiě)操作是與這些時(shí)鐘同步的控制信號(hào)包括讀使能信號(hào)FEN 寫(xiě)使能信號(hào)WEN和輸出使能信號(hào)OE 標(biāo)志方案使用全空標(biāo)志全滿標(biāo)志和半滿標(biāo)志時(shí)序上不是FWFT 的因此寫(xiě)入FIFO 的第一個(gè)字先停留在一個(gè)在存儲(chǔ)單元中。

（4）FWFT 同步FIFO。FWFT First Word Fall Through FIFO與標(biāo)準(zhǔn)FIFO相似它需要自由運(yùn)行的讀時(shí)鐘和寫(xiě)時(shí)鐘RCLK和WCLK讀寫(xiě)操作與這些時(shí)鐘同步控制信號(hào)包括讀使能REN寫(xiě)使能WEN以及輸出使能信號(hào)OE內(nèi)部結(jié)構(gòu)是首字直接通過(guò)First Word Fall Through 的即是寫(xiě)入FIFO 的第一個(gè)數(shù)據(jù)單元直接進(jìn)入輸出緩沖區(qū)而不是停在存儲(chǔ)器單元其標(biāo)志方案是FWFT結(jié)構(gòu)的直接結(jié)果也與標(biāo)準(zhǔn)同步FIFO不同。FWFT FIFO 存儲(chǔ)器使用輸出預(yù)備OR和輸入預(yù)備IR標(biāo)志而不使用全空標(biāo)志和全滿標(biāo)志。FWFT FIFO 也使用半空標(biāo)志，也可選幾乎全空標(biāo)志和全滿標(biāo)志。

2 FPGA內(nèi)部軟FIFO的設(shè)計(jì)

FPGA中有幾個(gè)大容量的RAM，本文以XILINX公司Spartan-ⅡE系列芯片為設(shè)計(jì)芯片。在Spartan-ⅡE系列芯片中包含兩列Block RAM，并且沿垂直邊擺放。如圖3所示

不同的Spartan-ⅡE系列芯片的所包含的Block RAM個(gè)數(shù)和位數(shù)如表1所示：

FPGA 中的軟FIFO由三部分構(gòu)成：寫(xiě)地址產(chǎn)生模塊、雙口RAM和讀地址產(chǎn)生模塊。如圖4所示

由圖4可以看出，寫(xiě)地址產(chǎn)生模塊根據(jù)寫(xiě)時(shí)鐘和寫(xiě)有效信號(hào)產(chǎn)生遞增的寫(xiě)地址，讀地址產(chǎn)生模塊根據(jù)讀時(shí)鐘和讀有效信號(hào)產(chǎn)生遞增的讀地址。FIFO的操作如下：在寫(xiě)時(shí)鐘wr_clk的升沿，當(dāng)wren有效時(shí)，將wr_data寫(xiě)入雙口RAM中寫(xiě)地址對(duì)應(yīng)的位置中；始終將讀地址對(duì)應(yīng)的雙口RAM中的數(shù)據(jù)輸出到讀數(shù)據(jù)總線上。這樣就實(shí)現(xiàn)了先進(jìn)先出的功能。寫(xiě)地址產(chǎn)生模塊還根據(jù)讀地址和寫(xiě)地址關(guān)系產(chǎn)生FIFO的滿標(biāo)志。當(dāng)wren有效時(shí)，若寫(xiě)地址+2=讀地址時(shí)，full為1；當(dāng)wren無(wú)效時(shí)，若寫(xiě)地址+ 1=讀地址時(shí)，full為1。讀地址產(chǎn)生模塊還根據(jù)讀地址和寫(xiě)地址的差產(chǎn)生FIFO的空標(biāo)志。當(dāng)rden有效時(shí)，若寫(xiě)地址-1=讀地址時(shí)，empty為 1；當(dāng)rden無(wú)效時(shí)，若寫(xiě)地址=讀地址時(shí)，empty為1。按照以上方式產(chǎn)生標(biāo)志信號(hào)是為了提前一個(gè)時(shí)鐘周期產(chǎn)生對(duì)應(yīng)的標(biāo)志信號(hào)。

3 FPGA內(nèi)部軟FIFO的仿真

現(xiàn)場(chǎng)可編程門陣列FPGA是在專用ASIC 的基礎(chǔ)上發(fā)展出來(lái)的，它克服了專用ASIC不夠靈活的缺點(diǎn)。與其它中小規(guī)模集成電路相比，它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和維護(hù)很方便目前FPGA的容量已經(jīng)跨過(guò)了百萬(wàn)門級(jí)使得FPGA 成為解決系統(tǒng)級(jí)設(shè)計(jì)的重要選擇方案之一。現(xiàn)在FPGA 已經(jīng)成為多種數(shù)據(jù)采集系統(tǒng)應(yīng)用的強(qiáng)有力的解決方案。由于可編程方案的靈活性，數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)可以適應(yīng)日益變化的標(biāo)準(zhǔn)協(xié)議和性能需求，F(xiàn)PGA具有集成優(yōu)勢(shì)和更低的系統(tǒng)成本。

甚高速集成電路硬件描述語(yǔ)言VHDL 廣泛用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。它的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。

本文利用XILINX 公司Spartan-ⅡE 系列的FPGA器件現(xiàn)場(chǎng)用VHDL編程實(shí)現(xiàn)了軟FIFO設(shè)計(jì)。在Quartus II 4.0 環(huán)境中仿真，得到了很不錯(cuò)的效果。部分程序和仿真結(jié)果分別如以下程序和圖5所示。

部分VHDL 程序

…

FIFO1TO2:FIFO32TO32 PORT MAP

（ wrclk=》FIFO1TO2WE，

rdreq=》FIFO1TO2RREQ，

rdclk=》FIFO1TO2RE，

wrreq=》FIFO1TO2WREQ，

data=》FIFO1TO2DATAIN，

rdempty=》FIFO1TO2EMPTY，

wrfull=》FIFO1TO2FULL，

q=》FIFO1TO2DATAOUT）；

…

------------------------------PROCESS_FIFO_DSP1_TO_DSP2FIFO1TO2WRITE:PROCESS（FIFO1TO2WE）

BEGIN

IF （FIFO1TO2WREQ=‘1’ AND FIFO1TO3FULL=‘0’）

THEN

FIFO1TO2DATAIN《=DSP1DATA;

END IF;

END PROCESS FIFO1TO2WRITE;

FIFO1TO2READ:PROCESS（FIFO1TO2RE）

BEGIN

IF （FIFO1TO2RREQ=‘1’ AND FIFO1TO2EMPTY=‘0’）

THEN

DSP2DATA《=FIFO1TO2DATAOUT;

ELSE

DSP2DATA《=“ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ”;

END IF;

END PROCESS FIFO1TO2READ;

4 結(jié)論

文中針對(duì)異步FIFO設(shè)計(jì)中的難點(diǎn)和要點(diǎn)，提出了具體的解決方案，并用VHDL語(yǔ)言給出了電路的設(shè)計(jì)，利用XILINX的Spartan-ⅡE 系列FPGA實(shí)現(xiàn)，并被應(yīng)用于多種電路中，在實(shí)際應(yīng)用中取得了較好的效果。