引 言

1964年美國JPL實驗室處理了太空船“徘徊者七號”發回的月球照片，標志著數字圖像處理技術開始得到實際應用。隨著基于實時圖像處理的視覺測量理論及應用技術的迅速發展，可獨立運行的視頻信號數字處理平臺已成為視覺測量領域的一個發展趨勢。本文主要研究高速實時圖像處理系統中的圖像采集、處理技術，采用FPGA和通用DSP相結合的方法，充分發揮FPGA加通用DSP結構的靈活性及實時處理能力。

1、 系統設計

圖1為系統硬件結構框圖。

1.1 硬件設計方案

系統采用兩片TI公司的TMS320C6416為核心處理器，最大峰值速率為9600MIPS， DSPA的64bit EMIFA連接FPGA與片外大容量SDRAM，并可與FIFO無縫連接；16bit的EMIFB連接片外8M FLASH存儲器，用于加載DSP的啟動信息與FPGA的初始化配置。增強型直接存儲訪問控制器（EDMA）與串行多通道緩沖串口（McBSP）可用于構成FPGA與DSP之間的控制通道以及兩片DSP之間的控制信號傳輸通道。

FPGA連接兩片C6416的64bit/133MHz的EMIFA總線，或通過McBSP口相連。在FPGA的存儲擴展結構上，可連接兩組片外存儲器2MB的快速SBSRAM和32M的DDR SDRAM，這種雙存儲機制能夠在增強運算的協處理能力及靈活性方面得到一定程度的優化。例如SBSRAM提供的線性存儲模式，可用于在進行類似于快速FFT運算時開辟一個面向分塊的信號處理模式。

由于C6416具有32bit/33MHz的PCI總線接口，支持PCI2.2規范，最大傳輸速率達到132MB/s，系統采用PCI橋QL5604連接主機與Local Bus，總線搭載兩片C6416和FPGA，并可選擇搭配全局存儲器（Global SDRAM）。兩片C6416的數據傳輸可通過雙口RAM 或經EMIF與FPGA內建的FIFO進行雙向傳輸，兩片C6416在運算處理方面可以用流水線的方式并行計算，也可由基于總線的突發模式（Burst-Mode）進行數據處理。

1.2 視頻圖像采集

本系統采用SAA7111A作為前端視頻解碼器，由于采用了I2C總線接口標準，在這里我們將I2C總線的控制電路集成到FPGA內部［1］，如圖2。地址譯碼器產生相應的讀/ 寫操作地址，寫移位寄存器將地址信息或數據信息經過并/ 串轉換后發送到SDA上；讀移位寄存器將SDA上接收的數據存入雙向數據鎖存器。

1.3 視頻圖像處理

SAA7111A對輸入的PAL格式的模擬圖像進行A/D變換，由FPGA完成在隔行采樣方式下對FIFO的邏輯時序控制，包括SAA7111A輸出的行、場同步控制信號。

在圖像的幀存儲過程中，利用同步信號（RTS0、VREF、HREF）實現對采集起止點的控制，SAA7111A與SN74V235 FIFO的接口方式如圖3。由于SAA7111A沒有獨立的寫使能信號，因此，采用VERF和HREF的邏輯與非關系（）作為SN74V235的。當一幀圖像存入幀鎖存器后，由FPGA發出控制信號，逐行寫入到FIFO中，達到半滿（HALF_FULL）狀態后，發出READY信號，由DSPA以DMA方式通過EMIFA口讀出一行數據，同時考慮到FIFO與SDRAM共用EMIFA總線，因此該步驟只需一次操作便可完成。

1.4 FPGA與DSP之間的連接

DSP通過EMIF接口總線連接到FPGA，EMIFA口的數據線、地址線、片選信號等與FPGA的I/O連接，將FPGA內部存儲器映射到DSP地址空間，實現高速數據交換。在FPGA內部構建基于FIFO方式的EMIF接口模式，片使能信號和異步輸出使能信號用于產生FIFO的讀、寫使能信號。同時，Xilinx Virtex系列FPGA內部集成Block RAM，可以配置成兩個端口完全獨立的真正的雙口RAM。雙端口Block RAM的一側被用來實現與DSP的通信，另一側用于實現與FPGA內部邏輯電路與FPGA嵌入式處理器的通信［3］。

1.5 DSP與主機、雙DSP間的通信

主機可通過橋接的PCI總線直接訪問DSP資源，DSP對主機的訪問則采用DMA方式以主模式訪問上位機。同時DSP與SDRAM之間也以DMA方式進行200MB/s的數據傳輸。在大數據量情況下考慮實時性因素，兩片C6416之間通過全雙工串行多通道緩沖串口McBSP進行控制信號的傳送，通過兩片C6416的EMIFA口連接至FPGA的EMIF總線接口，可達到800MB/s的數據傳輸速率。因此，該設計在雙DSP之間以及與主機的通信方面是靈活的。DSPA的EMIF存儲空間地址分配如表1。

2、 軟件設計及實驗測試

使用TI公司的CCS集成的C/C++開發環境，仿真測試通過后經PCI總線寫入相應存儲器。PCI驅動程序開發在Windows 2000視窗環境下，采用NuMega Lab公司提供的Driver Studio， TI公司提供的API函數包，實現諸如中斷控制、I/O設置等功能。

2.1 FFT算法測試

采用M為2的整數次冪FFT算法算法。依據（1）、（2）兩式，一個M點的離散FFT可以只計算M/2點的離散FFT，對于M=2r個點的離散FFT運算，需要進行r輪遞推排序，每輪有（M/2）?r =（M/2）lbM次乘法和M?lbM次加法，整個運算次數可減少到

基于C6416的單、雙DSP在處理二維FFT和一維FFT、IFFT的運算時間比較見表2。試驗結果表明，該系統完成FFT算法測試的運算速度較快，能夠滿足實際應用的要求。

2.2 改進LOG邊緣檢測算法測試

以LENA圖片（圖4-a）加入噪聲后的圖像（圖4-b）為測試目標，首先將圖像灰度等級映射為8級，分別計算0o、45o、90o和135o時的灰度共生矩陣，并以其慣性矩陣特征值的平均值作為目標圖像濾波層的慣性矩陣特征值，進行三次循環操作，即對前一次得到的高斯濾波圖像進行相同的運算，從而依次得到三個慣性矩陣平均特征值：σ1、σ2、σ3，滿足不等式（σ2-σ3）＜（σ1-σ2），為了不產生過多的計算量，將經過濾波的圖像（圖4-c），以σ3=1.5337作為LOG算子的空間系數，得到反色后的邊緣檢測圖像（圖4-d）。

實驗結果表明，在該系統平臺上進行改進LOG算子的邊緣檢測方法能夠取得較好的效果，基本上可無延遲的輸出邊緣圖像，滿足處理任務的實時性要求。

3 、結束語

本文作者創新點：本設計所提出的基于PCI總線的DSP×2+FPGA的實時視頻圖像處理平臺能夠滿足大多數實時圖像處理任務，以FPGA作為協處理器的方式一方面緩解了DSP的運算壓力，同時也增加了該系統的靈活性，并通過對系統結構的優化，使得該系統能夠作為一款結構緊湊，實時性強的高速圖像處理平臺。

責任編輯：gt