我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
的提升。同時也給運算增加了難度，對并行化運算、靈活化運算提出了更高的運算。三、FPGA H.265IP核簡介1.性能摘要2.特點?H.265幀速率：1fps-60fps?支持雙流輸出?支持投資回報率
2019-03-08 10:47:22
FPGA上對OC8051IP核的修改與測試FPGA上對OC8051IP核的修改與測試單片機(jī)與嵌入式系統(tǒng) 解放軍信息工程大學(xué) 楊先文 李崢引 言20世紀(jì)80年代初，Intel公司推出了MCS-51
2012-08-11 11:41:47
FPGA嵌入8051單片機(jī) IP核編程，編寫的c語言矩陣鍵盤程序可以在stc89c54單片機(jī)上正常工作，但是下載到FPGA中8051單片機(jī)ip核的rom中，不能正常工作，求指教
2013-07-25 21:27:44
本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯
FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費大量時間重復(fù)造輪子。
當(dāng)我們面對使用新IP核
2023-11-17 11:09:22
有誰知道現(xiàn)在國內(nèi)外有哪些公司賣FPGA的圖像處理相關(guān)的IP核？
2015-04-28 21:34:24
是具有知識產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中。到了SOC 階段，IP 核設(shè)計已成為ASIC 電路設(shè)計公司和FPGA
2018-09-03 11:03:27
/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜,使用IP核是一個發(fā)展趨勢。許多公司推薦使用現(xiàn)成的或經(jīng)過測試的宏功能模塊、IP核,用來增強(qiáng)已有的HDL的設(shè)計方法。當(dāng)在進(jìn)行復(fù)雜系統(tǒng)設(shè)計的時侯,這些宏功能模塊、IP
2011-07-15 14:46:14
參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜,使用IP核是一個發(fā)展趨勢。許多公司推薦使用現(xiàn)成的或經(jīng)過測試的宏功能模塊、IP核,用來增強(qiáng)
2011-07-06 14:15:52
求用sopc builder定制IP核的步驟，是9.0的軟件，假設(shè)硬件代碼已有
2013-09-14 18:35:40
我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個有點迷糊了
2017-08-07 10:09:03
1. 為什么要使用FPGA實現(xiàn)在全控型電力電子開關(guān)器件出現(xiàn)以后，為了改善交流電動機(jī)變壓變頻調(diào)速系統(tǒng)的性能，科技工作者在20世紀(jì)80年代開發(fā)出了應(yīng)用脈寬調(diào)制(PWM)技術(shù)的變壓變頻器，由于它的優(yōu)良
2022-01-20 09:34:26
、不利于系統(tǒng)的升級優(yōu)化，難于應(yīng)用。為此，各大FPGA廠商紛紛推出基于各自可編程邏輯器件結(jié)構(gòu)與工藝的PCI IP模塊（軟核、固核或硬核）。 Xilinx，Altera，Actel及QuickLogic等公司
2019-05-08 07:00:46
形數(shù)據(jù)和3路相位分別相差2π／3的三角載波波形數(shù)據(jù)。由于UPFC控制系統(tǒng)采用SPWM調(diào)制技術(shù)，所以要求UPFC控制器IP輸出的正弦波頻率應(yīng)跟電網(wǎng)頻率保持一致，輸出的正弦波幅值和相位可以根據(jù)需要進(jìn)行調(diào)節(jié)；而輸出
2019-06-03 05:00:05
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)。基于IP核的模塊化設(shè)計可縮短
2019-07-29 08:33:45
開放核協(xié)議—IP核在SoC設(shè)計中的接口技術(shù)
2019-05-27 09:52:01
Actel公司宣布Barco Silex專為Actel ProASIC3 FPGA而開發(fā)的BA511 ARINC 429 IP核已在多個安全關(guān)鍵性航空電子應(yīng)用中通過DO-254認(rèn)證。 配有
2019-07-26 07:14:05
可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。隨著CPLD/FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用IP核是一個趨勢。 本文研究了ATM流量控制的原理，并給出了一種IP核的實現(xiàn)方法，該IP核不僅可以用于獨立芯片，還可以作為系統(tǒng)的一個子模塊直接調(diào)用。
2011-09-27 11:54:25
大家好，我正在尋找AWGN IP核，AWGN IP核似乎自2009年起停產(chǎn)。我相信在2009年之前下載早期版本的ISE應(yīng)該有AWGN IP核，但在ise 9.1i它不存在。誰有任何建議可以找到已停產(chǎn)
2019-02-26 11:11:59
語言編寫的浮點矩陣相乘處理單元[1]，其關(guān)鍵技術(shù)是乘累加單元的設(shè)計，這樣設(shè)計的硬件，其性能依賴于設(shè)計者的編程水平。此外，FPGA廠商也推出了一定規(guī)模的浮點矩陣運算IP核[2]，雖然此IP核應(yīng)用了本廠家的器件，并經(jīng)過專業(yè)調(diào)試和硬件實測，性能穩(wěn)定且優(yōu)于手寫代碼，但仍可對其進(jìn)行改進(jìn)，以進(jìn)一步提高運算速度。
2019-08-22 06:41:38
Altera系列FPGA芯片IP核詳解
2020-06-28 13:51:01
。本文設(shè)計的可驅(qū)動不同規(guī)模LCD的驅(qū)動電路IP核是采用FPGA來實現(xiàn)的，能有效克服電路系統(tǒng)復(fù)雜和高成本這兩個缺點。
2012-08-12 12:28:42
論壇里面的大神們，有沒有已經(jīng)完成LDPC碼編譯碼算法的FPGA實現(xiàn)，本人目前在做這方面的項目，時間比較緊，緊急求購IP核。。
2012-04-16 23:43:28
使用LabVIEW FPGA模塊中的CORDIC IP核，配置arctan(X/Y)算法，配置完成之后，IP核只有一個輸入。我參考網(wǎng)上VHDL CORDIC IP核，說是將XY合并了，高位X低位Y。不知道在LabVIEW中如何將兩個值X、Y合并成一個（X、Y均為定點數(shù)）。具體情況如下圖：
2019-09-10 20:07:07
本教程內(nèi)容力求以詳細(xì)的步驟和講解讓讀者以最快的方式學(xué)會 MC8051 IP core 的應(yīng)用以及相關(guān)設(shè)計軟件的使用，并激起讀者對 SOPC 技術(shù)的興趣。本實驗重點講 8051Core 的應(yīng)用，并通過
2019-05-24 04:35:33
求助大神！！！FPGA對于DDR3讀寫，FPGA是virtex6系列配置MIG IP 核時，需要管腳分配1.原理圖上dm是直接接地，管腳分配那里該怎么辦2.系統(tǒng)時鐘之類的管腳分配，是需要在原理圖上找FPGA與DDR3之間的連線嗎？還是？
2018-03-16 18:45:10
近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型監(jiān)測設(shè)備需要增加網(wǎng)絡(luò)實現(xiàn)遠(yuǎn)程數(shù)據(jù)傳輸?shù)墓δ埽灰切┰O(shè)備上增加一個網(wǎng)絡(luò)接口并實現(xiàn)了TCP／IP協(xié)議
2020-03-09 06:50:07
USB_OTG_IP核中AMBA接口的設(shè)計與FPGA實現(xiàn)
2012-08-06 11:40:55
`Xilinx系列FPGA芯片IP核詳解（完整高清書簽版）`
2017-06-06 13:15:16
，就必須帶有總線接口。ZYNQ采用AXI BUS實現(xiàn)PS和PL之間的數(shù)據(jù)交互。本文以PWM為例設(shè)計了自定義AXI總線IP，來演示如何靈活運用ARM+FPGA的架構(gòu)。功能定義：在上一篇ZYNQ入門實例博文講解
2020-04-23 11:16:13
altera公司IP核使用手冊，分享給想學(xué)習(xí)altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
請教各位大神，小弟剛學(xué)FPGA，現(xiàn)在在用spartan-3E的板子，想用上面的DDR SDRAM進(jìn)行簡單的讀寫，用MIG生成DDR核之后出現(xiàn)了很多引腳，看了一些資料也不是很清楚，不知道怎么使用生成的這個IP核控制器來進(jìn)行讀寫，希望大神們稍作指點
2013-06-20 20:43:56
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計，謝謝
2016-12-25 17:05:38
摘要針對FFT算法基于FPGA實現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實現(xiàn)了蝶形運算和4k點FFT的輸入點數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語言編寫，利用ModelSim
2019-07-03 07:56:53
什么是CorePWM？ PWM的控制方法，有什么優(yōu)點？
2021-04-15 06:29:05
隨著電路規(guī)模不斷擴(kuò)大，以及競爭帶來的上市時間的壓力，越來越多的電路設(shè)計者開始利用設(shè)計良好的、經(jīng)反復(fù)驗證的電路功能模塊來加快設(shè)計進(jìn)程。這些電路功能模塊被稱為IP(Intellectual Property)核。
2019-11-04 07:40:53
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個文件全部要添加嗎？
2013-07-02 17:20:01
Altera系列FPGA芯片IP核詳解
2016-08-19 17:24:48
和朋友開發(fā)了幾個基于 FPGA 的高速存儲 IP 核，考慮到工業(yè)相機(jī)等應(yīng)用場合需要有文件系統(tǒng)以方便做數(shù)據(jù)管理，所以將 NVMe 和 exFAT 兩大IP核集成一起，可以實現(xiàn)將數(shù)據(jù)寫入SSD后，拔下
2022-06-03 11:35:06
基于FPGA的16位數(shù)據(jù)路徑的AESIP核提出一種基于FPGA 的16位數(shù)據(jù)路徑的高級加密標(biāo)準(zhǔn)AES IP核設(shè)計方案。該方案采用有限狀態(tài)機(jī)實現(xiàn)，支持密鑰擴(kuò)展、加密和解密。密鑰擴(kuò)展采用非并行密鑰擴(kuò)展
2012-08-11 11:53:10
基于FPGA的IP核8051上實現(xiàn)TCPIP的設(shè)計
2012-08-06 12:18:28
我畢業(yè)設(shè)計要做一個基于FPGA的IP核的DDS信號發(fā)生器，但是我不會用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
基于FPGA的FFT和IFFT IP核應(yīng)用實例AT7_Xilinx開發(fā)板（USB3.0+LVDS）資料共享騰訊鏈接：https://share.weiyun.com/5GQyKKc百度網(wǎng)盤鏈接
2019-08-10 14:30:03
受到業(yè)內(nèi)人士的青睞。本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測試。
2019-07-04 06:02:19
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語言程序，可較方便地進(jìn)行修改和定制，以提高設(shè)計效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計方案和實現(xiàn)方法，該IP核既可以應(yīng)用在獨立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
核的分類和特點是什么？基于IP核的FPGA設(shè)計方法是什么？
2021-05-08 07:07:01
本文的應(yīng)用背景為某一工業(yè)測控系統(tǒng)，該系統(tǒng)采用FPGA實現(xiàn)測量數(shù)據(jù)的采集和控制信號的輸出，通過定制PCI接口IP實現(xiàn)一個32位目標(biāo)設(shè)備的PCI總線接口轉(zhuǎn)換。PCI核選用AlteraPCI編譯器所包括
2018-12-04 10:35:21
引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)
2019-06-11 05:00:07
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對采用DSP只能進(jìn)行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
脈寬調(diào)制技術(shù)(PWM)目前廣泛應(yīng)用在電力、電子、微型計算機(jī)、自動控制等多個學(xué)科領(lǐng)域。本設(shè)計采用基于FPGA的直接數(shù)字頻率合成(DDS)技術(shù)，通過D／A轉(zhuǎn)換進(jìn)行程控放大，實現(xiàn)了三相功率可控的PWM信號。
2019-08-26 06:54:24
信息顯示在LCD液晶顯示屏上。各硬件模塊之間的協(xié)調(diào)工作通過嵌入式軟核處理器NiosⅡ用編程實現(xiàn)控制。本設(shè)計所搭建的LCD12864控制器是通過編程實現(xiàn)的IP核。關(guān)鍵詞：DDS；FPGA技術(shù)；順序存儲；NiosⅡ；IP核
2019-06-21 07:10:53
直流電動機(jī)的PWM控制原理是什么？如何采用CPLD實現(xiàn)數(shù)字控制PWM信號？如何利用CPLD技術(shù)實現(xiàn)了邏輯和時序的控制？
2021-05-07 06:03:34
(IntellectualProperty)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計，并經(jīng)反復(fù)驗證。IP核的擁有者可通過出售IP獲取利潤。利用IP核，設(shè)計者只需做很少設(shè)計就可實現(xiàn)所需系統(tǒng)。基于IP核的模塊化設(shè)計可縮短設(shè)計周期，提高設(shè)計質(zhì)量。現(xiàn)場
2019-09-03 07:44:22
Xilinx 官方提供的技術(shù)參數(shù)來實現(xiàn)對 IP 核的寫控制。寫命令和寫數(shù)據(jù)總線介紹DDR3 SDRAM控制器IP
2022-02-08 07:08:01
on Chip)是以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基礎(chǔ)，集軟、硬件于一體的設(shè)計方法。使用IP復(fù)用技術(shù)，將UART集成到FPGA器件上，可增加系統(tǒng)的可靠性，縮小PCB板面積；其次由于IP核的特點
2019-08-20 07:53:46
密碼算法多IP核集成要求及方法是什么IP橋接技術(shù)設(shè)計原理與具體實現(xiàn)方法
2021-04-28 06:43:06
本文介紹了IP核的概念及其在SoC設(shè)計中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級
2018-12-11 11:07:21
本文在分析OpenCores網(wǎng)站提供的一款OC8051IP核的基礎(chǔ)上，給出了一種仿真調(diào)試方案；利用該方案指出了其中若干邏輯錯誤并對其進(jìn)行修改，最終完成了修改后IP核的FPGA下載測試。
2021-05-08 06:22:32
是對的，請糾正我，但我認(rèn)為這一步只需按一個按鈕）3 - 將IP內(nèi)核導(dǎo)入Vivado并： a-生成塊設(shè)計（這是我最不舒服的步驟，我會很高興獲得一些好的建議，因為算法很復(fù)雜且IP核不是基本的） b-合成，實現(xiàn)
2020-03-24 08:37:03
怎么才能在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計？
2021-04-29 06:51:27
的其它設(shè)計部分盡量不相關(guān)。為了滿足上述的要求, 在FPGA中嵌入一個比較理想的選擇, 而這個即通用又控制簡單的IP核最好選擇8051微處理器。
2019-08-26 06:27:15
在EDA軟件中如何實現(xiàn)IP保護(hù)？在FPGA中如何實現(xiàn)IP保護(hù)？
2021-04-29 06:06:18
本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個問題。比如說：某個IP，用于計算sin函數(shù)，使用了流水線機(jī)制，所有從輸入到輸出需要20個時鐘周期的延時。另外，還有一個IP，從輸入到輸出需要1
2021-06-19 11:06:07
本文介紹的在電能質(zhì)量監(jiān)測系統(tǒng)中信號采集模塊控制器的 IP核，是采用硬件描述語言來實現(xiàn)的。
2021-04-08 06:33:16
設(shè)計。本人剛剛接觸FPGA，對IP核的理解也是一知半解，是說比如我在verilog中，不能使用+，-，*，/，而必須自己親自設(shè)計，只可以用& ，|，！,^這些運算是么？當(dāng)然我知道IP核遠(yuǎn)遠(yuǎn)不止我提到的這些，但是最基本的+,-,/,*肯定都不可以使用是吧。謝謝大家了！
2018-04-06 20:46:11
你好我想購買和使用PCI 32位啟動器/目標(biāo)IP核。我的FPGA是XC3S200AN Spartan3 / AN。我想知道在這種類型的FPGA上有這個IP核功能。這個問題的答案對我來說非常重要。請
2019-07-19 13:49:20
本文詳述了空間矢量SV PWM 的算法, 并提出用FPGA 實現(xiàn)SV PWM 的方法, 最后分析了使用FP2GA 的優(yōu)點
2010-10-19 16:11:45
30 利用FPGA的IP核設(shè)計和實現(xiàn)FFT算法
2016-05-24 14:14:4736 ? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP
2020-12-29 15:59:39
9496 本文接續(xù)上一篇《FPGA雜記基礎(chǔ)篇》，繼續(xù)為大家分享IP例化和幾個基于FPGA芯片實現(xiàn)的Demo工程。IP例化IP即是一個封裝好的模塊，集成在相應(yīng)的開發(fā)環(huán)境里面，以安路的TD軟件為例，不同系列的芯片集成了不同的IP模塊，可以通過軟件例化調(diào)用
2020-12-24 12:58:511048 基于FPGA的TCP/IP協(xié)議的實現(xiàn)說明。
2021-04-28 11:19:4749 Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論