| DSP | 1 C674x |
| DSP MHz (Max) | 200 |
| CPU | 32-/64-bit |
| Operating system | SYS/BIOS |
| Security | Basic Secure Boot |
| Ethernet MAC | 10/100 |
| Rating | Catalog |
| Operating temperature range (C) | -40 to 105, 0 to 90 |
- 200MHz C674x 定點和浮點超長指令字 (VLIW) 數字信號處理器 (DSP)
- C674x 指令集 特性
- C67x+ 和 C64x+ ISA 的超集
- 高達 1600 MIPS 和 1200 MFLOPS
- 可按字節尋址（8 位、16 位、32 位和 64 位數據）
- 8 位溢出保護
- 位域提取、設定、清空
- 正?；柡汀⑽挥嫈?/li>
- 緊湊 16 位指令
- C674x 二級緩存架構
- 32KB 的 L1P 程序 RAM/緩存
- 32KB 的 L1D 數據 RAM/緩存
- 64KB 的 L2 統一映射 RAM/緩存
- 靈活 RAM/緩存分區（L1 和 L2）
- 增強型直接存儲器訪問控制器 3 (EDMA3)：
- 2 個通道控制器
- 3 個傳輸控制器
- 64 個獨立 DMA 通道
- 16 個快速 DMA 通道
- 可編程傳輸突發尺寸
- TMS320C674x 浮點 VLIW DSP 內核
- 具備非對齊支持的 Load-Store 架構
- 64 個通用寄存器（32 位）
- 6 個 ALU（32 位和 40 位）功能單元
- 支持 32 位整型，SP（IEEE 單精度/32 位）和 DP（IEEE 雙精度/64 位）浮點數
- 每個時鐘支持多達 4 次 SP 加法，每 2 個時鐘支持多達 4 次 DP 加法
- 每個周期支持多達 2 次浮點數（SP 或 DP）倒數逼近 (RCPxP) 和平方根倒數逼近 (RSQRxP) 運算
- 2 個乘法功能單元：
- 混合精度 IEEE 浮點乘法支持高達：
- 每時鐘 2 次 SP × SP → SP 運算
- 每 2 個時鐘 2 次 SP × SP → DP 運算
- 每 3 個時鐘 2 次 SP × DP → DP 運算
- 每 4 個時鐘 2 次 DP × DP → DP 運算
- 定點乘法每個時鐘周期支持 2 次 32 × 32 位乘法、4 次 16 × 16 位乘法或 8 次 8 × 8 位乘法，而且還支持復雜的乘法
- 混合精度 IEEE 浮點乘法支持高達：
- 指令壓縮減少代碼尺寸
- 所有指令所需條件
- 取模循環運算的硬件支持
- 受保護模式運行
- 對于錯誤檢測和程序重定向的額外支持
- 軟件支持
- TI DSPBIOS?
- 芯片支持庫和 DSP 庫
- 1.8V 或 3.3V LVCMOS I/O（ DDR2 接口除外）
- 2 個外部存儲器接口：
- EMIFA
- NOR（8 位寬或 16 位寬數據）
- NAND（8 位寬或 16 位寬數據）
- 具有 128MB 地址空間的 16 位 SDRAM
- DDR2/移動 DDR 存儲器控制器，有以下兩種選項：
- 具有 256MB 地址空間的 16 位 DDR2 SDRAM
- 具有 256MB 地址空間的 16 位 mDDR SDRAM
- EMIFA
- 1 個可配置的 16550 型 UART 模塊：
- 含調制解調器控制信號
- 16 字節 FIFO
- 16x 或 13x 過采樣選項
- 1 個串行外設接口 (SPI)，該接口具有多個芯片選擇
- 2 個主/從內部集成電路
(I2C Bus?) - 1 個主機端口接口 (HPI)，通過 16 位寬的多路復用地址和數據總線實現高帶寬
- 1 個多通道音頻串行端口 (McASP)：
- 2 個時鐘域和 16 個串行數據引腳
- 支持時分復用 (TDM)，I2S，和相似格式
- 支持動態互聯網技術 (DIT)
- 用于發送和接收的 FIFO 緩沖器
- 1 個多通道緩沖串行端口 (McBSP)：
- 支持 TDM，I2S，和相似格式
- AC97 音頻編解碼器接口
- 電信接口（ST 總線，H100）
- 128 通道時分復用 (TDM)
- 用于發送和接收的 FIFO 緩沖器
- 具有 32kHz 振蕩器和獨立電源軌的實時時鐘 (RTC)
- 1 個 64 位通用定時器（可配置為 2 個 32 位定時器）
- 1 個 64 位通用定時器或看門狗定時器（可配置為 2 個 32 位定時器）
- 2 個增強的高分辨率脈寬調制器 (eHRPWM)：
- 具有周期和頻率控制的專用 16 位時基計數器
- 6 個單邊沿輸出、6 個雙邊沿對稱輸出或 3 個雙邊沿非對稱輸出
- 死區生成
- 高頻載波實現的脈寬調制 (PWM) 斬波
- 觸發區輸入
- 3 個 32 位增強型捕捉 (eCAP) 模塊：
- 可配置為 3 個捕捉輸入或 3 個輔助脈寬調制器 (APWM) 輸出
- 多達 4 個事件時間戳的單脈沖捕捉
- 封裝：
- 361 焊球無鉛塑封球柵陣列 (PBGA) [ZCE 后綴]、0.65mm 焊球間距
- 361 焊球無鉛 PBGA [ZWT 后綴]、
0.80mm 焊球間距
- 商業級或擴展級溫度
TMS320C6742 定點和浮點 DSP 是一款低功耗 應用 處理器，該處理器基于 C674x DSP 內核。該DSP 與其他 TMS320C6000? 平臺 DSP 相比，功耗要小很多。
憑借這款器件，原始設備制造商 (OEM) 和原始設計制造商 (ODM) 能夠充分利用全集成混合處理器解決方案的靈活性，迅速將兼具穩健操作系統、豐富用戶接口和高處理器性能的器件推向市場。
該器件的 DSP 內核采用基于 2 級緩存的架構。第 1 級程序緩存 (L1P) 是一個
32KB 的直接映射緩存，第 1 級數據緩存 (L1D) 是一個 32KB 的 2 路組相連緩存。第 2 級程序緩存 (L2P) 包含 64KB 的存儲空間，由程序空間和數據空間共享。L2 存儲器可配置為映射存儲器、緩存或二者的組合。
外設集包括：1 個 I2C 總線接口；1 個具有 16 個串行器和 FIFO 緩沖器的多通道音頻串行端口 (McASP)；1 個具有 FIFO 緩沖器的多通道緩沖串行端口 (McBSP)；1 個支持多片選的串行外設接口 (SPI)；2 個可配置的 64 位通用定時器（其中一個可配置為看門狗）；1 個可配置的 16 位主機端口接口 (HPI)；多達 9 組通用輸入/輸出 (GPIO) 引腳（每組包含 16 個引腳，每個引腳均支持可編程的中斷和事件生成模式，并且支持與其他外設復用）；1 個 UART 接口（支持 RTS 和 CTS）；2 個增強型高分辨率脈寬調制器 (eHRPWM) 外設；3 個 32 位增強型捕捉 (eCAP) 模塊外設（可配置為 3 個捕捉輸入或 3 個 APWM 輸出）；2 個外部存儲器接口（一個是用于慢速存儲器或外設的異步 SDRAM 外部存儲器接口 (EMIFA)，另一個是高速 DDR2/移動 DDR 控制器）。
豐富的外設集提供了控制外設以及與外部處理器進行通信的功能。如需了解每個外設的詳細信息，請參見本文檔中的有關章節以及相關外設參考指南。
該器件配有一套完整的 DSP 開發工具。這套工具包括 C 語言編譯器，用于簡化編程和調度過程的 DSP 匯編優化器以及用于查看源代碼執行的 Windows?調試器接口。
