SMV320C6727B 是德州儀器 (TI) C67x 系列高性能 32/64 位浮點數字信號處理器的下一代產品。

增強型 C67x+ CPU。 C67x+ CPU 是 C671x DSP 上使用的 C67x CPU 的增強型版本。 它與 C67x CPU 兼容，但是極大提升了每個時鐘周期內的速度、代碼密度和浮點性能。 此 CPU 本身支持 32 位定點，32 位單精度浮點和 64 位雙精度浮點算術運算。

高效的存儲器系統。 此存儲器控制器將大型片載 256K 字節(jié) RAM 和 384K 字節(jié) ROM 映射為統一程序和數據存儲器。 由于與某些其它器件一樣，在程序與數據存儲器尺寸之間沒有固定的分界，所以開發(fā)過程被簡化。

此存儲器控制器支持 C67x+ CPU 對 RAM 和 ROM 的單周期數據存取。 支持以下 4 個源中 3 個源對內部 RAM 和 ROM 高達 3 次并行存取：

• 來自 C67x+ CPU 的 2 個 64 位數據存取
• 一個來自內核與程序高速緩存的 256 位程序取指令
• 一個來自外設系統（dMAX 或 UHPI）的 32 位數據存取

對于大多數應用，大型（32 字節(jié)）程序高速緩存轉化為高命中率。 這防止了與片載存儲器的大多數程序/數據存取沖突。 它還能夠從一個諸如 SDRAM 的芯片外存儲器上實現有效程序執(zhí)行。

高性能縱橫開關。 一個高性能縱橫開關被用作不同總線主控 (CPU，dMAX，UHPI) 與不同目標（外設和存儲器）之間的中央集線器。 此縱橫開關被部分連接；某些連接不被支持（例如，UHPI 到外設的連接）。

只要針對一個特定目標的多個總線主控之間沒有沖突，可通過縱橫開關實現并行多重傳輸。 當確實發(fā)生沖突時，仲裁是一個簡單且確定的固定優(yōu)先級機制。

由于 dMAX 負責大多數時間關鍵 I/O 傳輸，它被授予最高優(yōu)先級，其次是 UHPI，最后是 CPU。

dMAX 雙向數據傳輸加速器。 dMAX 是一個被設計用來執(zhí)行數據傳輸加速的模塊。 數據傳輸加速器 (dMAX) 控制器處理內部數據存儲器控制器與 C6727B DSP 上器件外設之間的用戶設定的數據傳輸。 dMAX 允許數據在任何可尋址存儲器空間之間移動，其中包括內部存儲器、外設和外部存儲器。

dMAX 控制器包括一些特性，諸如執(zhí)行三維數據傳輸以實現數據分類的能力，將存儲器的一部分管理為支持基于階延遲數據讀取和寫入的循環(huán)緩沖器 / FIFO 的能力。 dMAX 控制器能夠同時處理 2 個傳輸請求（如果它們去往/來自不同的目的/源）。

用于實現靈活性和擴展的外部存儲器接口 (EMIF)。 C6727B 上的外部存儲器接口支持一個單組 SDRAM 和單組異步存儲器。 EMIF 數據寬度為 16 位寬。

SDRAM 支持的存儲器包括 x16 和 x32 SDRAM 器件，這些器件具有 1，2 或 4 組。

C6727B 將 SDRAM 支持擴展至 256M 位和 512M 位器件。

異步存儲器支持通常被用來從一個并行非復用 NOR 閃存器件引導，此器件可以為 8，16 或 32 位寬。 通過使用針對上部地址線路的通用 I/O 引腳，可實現從較大閃存器件（大于專用 EMIF 地址線路本來支持的器件）的引導。

此異步存儲器接口也可被配置成支持 8 或 16 位寬 NAND 閃存。 它包括一個可在高達 512 字節(jié)數據塊上運行的硬件糾錯碼 (ECC) 計算（用于單一位錯誤）。

針對高速并行 I/O 的通用主機端口接口 (UHPI)。通用主機端口接口 (UHPI) 是一個并行接口，通過這個接口，一個外部主機 CPU 能夠訪問 DSP 上的存儲器。 C6727B UHPI 所支持的 3 個模式為：

• 復用地址/數據 - 半字（16 位寬）模式（與 C6713 相似）
• 復用地址/數據 - 全字（32 位寬）模式
• 非復用模式 - 16 位地址和 32 位數據總線

UHPI 也可被限制成訪問 C6727B 地址空間內任一位置存儲器的單頁（64K 字節(jié)）；這個頁可被改變，但是只能由 C6727B CPU 更改。 這個特性使得 UHPI 能夠被用于高速數據傳輸，即使在對安全性有嚴格要求的系統中也是如此。

UHPI 只在 C6727B 上提供。

多通道音頻串口（McASP0，McASP1 和 McASP2）- 多達 16 個立體聲通道 I2S。 多通道音頻串口 (McASP) 與編解碼器 (CODEC)，數模轉換器 (DAC)，模數轉換器 (ADC) 和其它器件無縫對接。 它支持常見的 IIS 格式，以及這個格式的很多變體，其中包括具有多達 32 個時間槽的時分復用 (TDM) 格式。

每個 McASP 包括一個發(fā)送和接收部分，此部分可單獨或同步運行；此外，每個部分有其自身的靈活時鐘發(fā)生器和擴展誤差校驗邏輯。

當數據通過 McASP 時，它可被重新排列，這樣，在無需任何 CPU 開銷進行轉換的情況下，應用代碼所使用的定點表示法可以不受外部器件使用的表示法的影響。

McASP 是一個可配置模塊，并且支持 2 個至 16 個串行數據引腳。 它還具有支持一個數字接口發(fā)送器 (DIT) 模式的選項，此模式具有一個完全 384 位通道狀態(tài)和用戶數據存儲器。

集成電路間串行端口 (I2C0，I2C1)。 C6727B 包含 2 個集成電路間 (I2C) 串行端口。 一個典型應用是，將一個 I2C 串行端口配置為一個受外部用戶接口微控制器控制的端口。 然后，另外一個 I2C 端口可被 C6727B DSP 用來控制外部外設器件，諸如一個 CODEC 或網絡控制器，這些外設是此 DSP 器件的功能外設。

這 2 個 I2C 串行端口與 SPI0 串行端口引腳復用。

串行外設接口端口 (SPI0，SPI1)。 與 I2C 串行端口的情況一樣，C6727B DSP 也包含 2 個串行外設接口 (SPI) 串行端口。 這使得一個 SPI 端口可被配置為一個受控端口來控制 DSP，而另外一個 SPI 串行端口被 DSP 用來控制外設。

此 SPI 端口支持一個基本 3 引腳模式，以及可選的 4 和 5 引腳模式。 可選引腳包括一個受控芯片選擇引腳和一個使能引腳，此使能引腳在硬件中執(zhí)行自動握手以實現最大 SPI 數據吞吐量。

SPI0 端口與 2 個 I2C 串行端口（I2C0 和 I2C1）引腳復用。 SPI1 串行端口與 McASP0 和 McASP1 的串行數據引腳中的 5 個引腳復用。

實時中斷定時器 (RTI)。 實時中斷定時器模塊包括：

• 2 個 32 位計數器和預分頻器對
• 2 個輸入捕捉（被接至 McASP 直接存儲器訪問 [DMA] 事件以實現采樣率測量）
• 具有自動升級功能的 4 個比較
• 針對增強型系統穩(wěn)健耐用性的數字安全看門狗（可選）

時鐘生成（PLL 和 OSC）。 C6727B DSP 包含一個片載振蕩器，此振蕩器支持的晶振范圍為 12MHz 至 25MHz。 或者，此時鐘可由 CLKIN 引腳從外部提供。

DSP 包含一個靈活的、軟件設定的鎖相環(huán) (PLL) 時鐘發(fā)生器。 通過分割 PLL 輸出，可生成 3 個不同的時鐘域（SYSCLK1，SYSCLK2 和 SYSCLK3）。 SYSCLK1 是 CPU，存儲器控制和存儲器使用的時鐘。 SYSCLK2 是外設子系統和 dMAX 使用的時鐘。 SYSCLK3 只由 EMIF 使用。