Automotive octal D-type flip-flops with clear
| Number of channels (#) | 8 |
| Technology Family | LV-A |
| Supply voltage (Min) (V) | 2 |
| Supply voltage (Max) (V) | 5.5 |
| Input type | Standard CMOS |
| Output type | Push-Pull |
| Clock Frequency (Max) (MHz) | 70 |
| IOL (Max) (mA) | 12 |
| IOH (Max) (mA) | -12 |
| ICC (Max) (uA) | 20 |
| Features | Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs, Partial power down (Ioff) |
- 符合面向汽車應(yīng)用的 AEC-Q100 標(biāo)準(zhǔn)：
- 器件溫度等級 1：
- 40°C 至 + 125°C，TA
- 器件 HBM ESD 分類等級 2
- 器件 CDM ESD 分類等級 C6
- 器件溫度等級 1：
- 采用具有可潤濕側(cè)翼的 QFN (WRKS) 封裝
- 2 V 至 5.5 V VCC 運行
- 5V 時 tpd 最大值為 10.5 ns
- 所有端口上均支持以混合模式電壓運行
- Ioff 支持局部斷電模式運行
- 閂鎖性能超過 250mA，符合 JESD 17 規(guī)范
SN74LV273A-Q1 器件是一款具有共享直接低電平有效清零 (CLR) 輸入和時鐘 (CLK) 的八路上升沿觸發(fā) D 型觸發(fā)器。
數(shù)據(jù) (D) 輸入上滿足設(shè)置時間要求的信息被發(fā)送到時鐘 (CLK) 脈沖上升沿的 (Q) 輸出。時鐘觸發(fā)在一個特定電壓電平下發(fā)生，并且不與正向脈沖的轉(zhuǎn)換時間直接相關(guān)。當(dāng) CLK 處于高電平或低電平或從高電平轉(zhuǎn)為低電平時，D 輸入對輸出沒有影響。數(shù)據(jù) (Q) 輸出上的信息可通過清零 (CLR) 引腳利用低電平輸入異步清零。
