DG645數字延遲脈沖發生器

深圳市普瑞達電子儀器有限公司

地址：深圳市寶安區沙井中心路18號高盛大廈3A16

技術概述：

超低抖動延遲發生器
DG645是一款多功能數字延遲/脈沖發生器，可提供重復頻率高達10 MHz的***定義的脈沖。該儀器對舊設計提供了幾項改進-更低的抖動，更高的準確度，更快的觸發速率和更多的輸出。DG645還具有用于計算機或儀器網絡控制的以太網，GPIB和RS-232接口。

DG645數字延遲發生器

4個脈沖輸出
8個延遲輸出（可選）
<25 ps均方根抖動
觸發率為10 MHz
***率發生器
快速的轉換時間
Ovenized或Rb時基（可選）
以太網，GPIB和RS-232
 

DG645數字延遲/脈沖發生器-產品特征：

DG645是一款多功能數字延遲/脈沖發生器，可提供重復頻率高達10 MHz的***定義的脈沖。該儀器對舊設計提供了幾項改進-更低的抖動，更高的準確度，更快的觸發速率和更多的輸出。DG645還具有用于計算機或儀器網絡控制的以太網，GPIB和RS-232接口。

延遲發生器時序

所有數字延遲發生器通過計算快速時鐘周期（通常為100 MHz）來測量時間間隔。大多數數字延遲發生器還具有較短的可編程模擬延遲，以獲得比時鐘周期更精細的時間間隔。不幸的是，如果觸發與時鐘不同步，則可能會出現一個定時不確定（通常為10 ns）的時鐘周期。
DG645通過測量與內部時鐘有關的觸發時序并補償模擬延遲來消除時序不確定性。這種方法將抖動減少了大約100倍，并允許內部速率發生器以任何速率工作-而不僅僅是時鐘頻率的幾倍。

觸發

DG645有許多觸發模式。內部速率發生器的周期抖動小于100 ps，可以在1μHz分辨率下從100μHz設置為10 MHz。一個外部觸發輸入，具有可調節的閾值和斜率，可以觸發一個定時周期，一個周期或一個鏡頭。按下按鍵即可觸發一次拍攝。線路觸發器與交流電源同步運行。后面板觸發抑制輸入可以在定時周期內禁止觸發或任何脈沖輸出。

DG645通過觸發釋放和預分頻功能支持許多復雜的觸發要求。

觸發釋抑設置連續觸發之間的***時間。如果您的應用程序中的觸發事件產生了明顯的噪聲瞬態，那么在生成下一個觸發器之前需要時間消除時，這非常有用。觸發釋抑也可用于觸發DG645的輸入觸發速率的一個次數。

觸發預分頻可使DG645與更快的信號源同步觸發，但是以原始觸發頻率的一個分頻倍數進行觸發。例如，DG645可以以1kHz觸發，但與80MHz的模式鎖定激光同步，通過對觸發輸入預分頻80,000。此外，DG645還針對每個前面板輸出包含一個獨立的預分頻器，使每個輸出能夠以觸發速率的幾倍進行操作。

前面板輸出

有五個前面板輸出：T 0，AB，CD，EF和GH。T 0輸出在定時周期持續有效。T 0的前沿是零時間基準。編程延遲（A，B，C，D，E，F，G和H）設置為0 s至2000 s，分辨率為5 ps，用于控制四個脈沖輸出的前沿和后沿時序。

每個前面板輸出可以驅動50Ω負載，并具有5?6?7?6?70Ω源阻抗。輸出幅度可以設置在0.5到5.0 V之間，輸出偏移量可以超過±2 VDC，實際上可以提供任何邏輯電平（NIM，ECL，PECL，CMOS等）。在任何輸出幅度下，輸出轉換時間都小于2 ns。

后面板輸出

可選的后面板輸出可用于支持各種應用。選項1 在5 V邏輯電平下提供T 0輸出和八個編程延遲（A，B，C，D，E，F，G和H），轉換時間小于1 ns。選項2提供了這些相同的輸出，但30 V，100 ns脈沖，轉換時間少于5 ns，用于高噪聲環境下的時序分配。選項3提供八個組合輸出，可在5 V邏輯電平下提供一至四個脈沖，轉換時間少于1 ns。每個輸出具有50Ω的源阻抗。

時基

標準時基的精度為5 ppm，抖動為10 -8，適用于多種應用。對于需要更高速率和延遲精度或降低速率和延遲抖動的用戶，可選擇時基。

對于標準時基，1s延遲的定時誤差可以高達5μs，OCXO時基為200ns，但銣時基只有500ps（校準后全部1年）。請參見定時誤差與延遲圖表向右

對于短暫的延遲，抖動一般為20 ps。但是，對于1秒的延遲，標準時基可能會貢獻高達10 ns的抖動，而可選的時基則會產生小于10 ps的附加抖動。請參閱抖動與延遲圖

快速上升時間模塊

DG645前面板輸出具有小于2 ns的轉換時間。SRD1是一個附件，內置在一個BNC連接器中，可將前面板輸出的上升時間縮短到小于100 ps。***多可將5個SRD1連接到前面板，以減少所有輸出的上升時間。