二、芯片設計考驗公司技術水平

　　說說設計吧，芯片設計分為前端設計和后端設計。前端設計就像做建筑中的畫設計圖，芯片的邏輯、模塊、門電路關系都是前端設計完成的。后端設計則是布局布線，芯片做出來，最終是個實際的東西，那每個mos管擺放什么位置，每一條線怎么連，這個都是后端設計決定的。前端設計沒啥好說的，雖然技術含量非常高。

　　我就說說后端設計吧，有趣一點。5億個mos管的布局布線，雖然很多用的是IP硬核，別的廠商已經幫忙做好了，但這絕對不是一個輕松的活。拿導線來說，兩條導線在一個硅平面上不能交叉，它們可不像我們家里的導線，包了一層塑料。如果把5億個mos管的導線放在一個平面上，還要讓某些連接、某些不連接，還不能交叉，這絕對是不可能的。

　　事實上，一個芯片布線，從上到下可能有十幾層。每一層都是蜘蛛網一樣的布線，如果我們化身成一個1nm的小人，進入芯片的世界走一圈，那絕對會發現那是一個非常宏偉，非常不可思議的世界。后端設計除了要保證線路正確連接，還要使模塊占用面積小，功耗小，規避二級效應，要求是很高的。名牌大學畢業搞后端，搞個兩年也才剛剛入門。

　　再說說仿真，芯片在流片之前，誰都不知道它長什么樣子，更難以去揣測它設計是否成功、合理，流片成本又非常高，不可能為了驗證設計是否成功去流片。這個時候就需要用到仿真，用計算機去模擬電路的運行情況。仿真貫穿芯片設計的始末，有前端仿真、后端仿真、模擬仿真、數字仿真…仿真脫離不了計算機仿真軟件，像Sysnopys、Cadence它們是芯片設計、驗證軟件領域的巨擘，海思每年付給他們的費用我不知道，但起碼千萬級別。

　　仿真是一個需要超高性能計算機的任務，海思在IT中心有大量高性能計算機組成云計算資源，但在面對大型仿真時還是很吃力，跑幾個小時只能模擬出芯片幾秒鐘的運行情況。因為要跑仿真，這些計算機一天24小時都在跑。順便說一下我們部門一個Linux服務器的配置，英特爾4核4GCPU，內存16G。

　　這個只是一個打雜的服務器，放個數據庫，編譯幾個軟件。海思小網的Solaris接入服務器同時有上百人在上面辦公。從這點也可以看出，做芯片投入還是非常大的，就光這些軟件、硬件成本，每個人每年要花掉公司幾十萬。

　　我們要承認，中國IC設計公司和美國那些公司比起來缺失有很大差距。畢竟80年代，人家芯片設計、制作都已經非常成熟的時候，我們才有第一臺計算機。

　　我們知道，在一款數字芯片商，它上面很多模塊都是別人的，公司花了大筆錢買了版權，這個叫IP核。

　　IP核分軟核和硬核，現在貌似也有軟硬結合的核…它是什么東西呢？比如ARM指令授權，它就是軟核，它只規定了CPU的指令集，好比建橋，它只告訴你橋應該建多長、多寬、大概長什么樣，但是具體細節沒有，不告訴你電路在芯片上怎么擺放，怎么連線。軟核的好處是給了很大的發揮空間，模仿、抄襲也簡單，以后做類似東西可以參考。硬核就是它只告訴你電路在芯片上具體長什么樣子，把它擺上去用就行了。硬核的好處是它一般都是經過其它芯片驗證的，很容易了解它的具體性能。但你幾乎不可能修改它，也很難了解它的實現細節，畢竟有幾千萬個mos管，人怎么分析。

　　中國的IC設計公司，自主IP核不多，因此很多都是從類似ARM和Ceva這類公司購買，但客觀地說，現在芯片設計分工越來越細，每個公司只是完成其中一小部分，就算是高通，也用了很多其他公司的IP核。

　　一個公司想把所有活都干了，那絕對是不可能的，就算做到了，它的芯片也不會有競爭力。其實玩搭積木也是很有技術含量的，海思肯定是國內玩得最好的公司。目前公司的一個目標也是把越來越多的模塊自主化，但是需要時間。

　　先從最底層芯片說起，開頭說了mos管，現在說說與非門。上面說了mos管是芯片的最小單位，但這是對于芯片制造廠而言的。芯片設計時不會直接畫mos管，在數字電路中，使用的最小單位是門電路，與非門就是用得最廣泛的一種。一個與非門大概要4個mos管組成，與非門大家應該都非常熟悉。如下圖：

　　大家都知道，家里的開關有兩種狀態嘛，打開和關閉。當上圖中的開關1和開關2兩個開關中只有1個開關打開時，經過與非門處理，開關3就打開了。如果開關1和開關2兩個開關都關閉或者兩個開關都打開，經過與非門處理，開關3就關閉了。其實和與非門類似的東西生活中隨處可見。比如說有的人家里有一個燈，這個燈在家門口設了一個開關，方便進出家門時開關燈。在床邊也設了個開關，方便晚上睡覺時關燈。這個其實就是一個與非門，兩個開關控制同一個燈。一個開關打開，燈就亮了，兩個開關同時打開或者關閉，燈就滅了。

　　這樣的話，用一個與非門和一個與門就模擬了最簡單的一個加法器，最大只能計算1+1。計算機中有幾億個這樣的門電路，它們組合起來就能做非常復雜的運算。現在的大部分CPU都是64位的，這種CPU肯定會有64位加法器甚至128位加法器。拿64位加法器來說，它最大可以計算出18446744073709551616 + 18446744073709551616。

　　說到這里，不得不說說芯片頻率。

　　先說說1G頻率是什么概念，讓大家有個至關的認識，這個數字就是說每秒鐘10億（1，000，000，000）次。為什么會有這個東西呢？剛才我說了與非門，開關3是隨著開關1和開關2的變化而變化的，對人類來說，開關3的變化速度很快，是瞬間的，但這個變化總是需要一點時間的。開關3可能是另外一個門電路的輸入開關，如果變化到一半，它的下一個門電路就接受開關3的輸入，可能會產生很嚴重的問題。

　　一般來說，一層門電路需要等它的上一層門電路完全變化完畢，輸出穩定之后，它才接收上一層的輸入，開始變化。這個時候就需要有一個指揮家來指揮這些門電路什么時候開始變化，這個指揮家就是芯片頻率，指揮家會定時發出脈沖，1G就是每秒1一次脈沖。門電路等脈沖到來的時候就開始做這個變化。

　　從上面可以看出，指揮家指揮得越快，芯片運算速度越快。但要說明一點，兩倍的頻率并不代表兩倍的性能。因為CPU和內存、外設頻率不同步，它們之間的頻率相差越多，CPU空轉的次數越多。另外再說一點，門電路變化的過程其實就是mos充電放電的過程，mos管充電放電越快，芯片的頻率可以做到越高，而二級效應會減慢mos充電放電的速度。如果mos管想要充電放電快一點，要提高mos管電壓，這樣就提高了芯片的功耗。

　　而關于芯片設計過程，大家對IP核、指令集和架構這些東西都比較感興趣。

　　先說說ARM的IP核吧，ARM授權包括指令集和CPU核心架構。據我了解，除了高通外，其它芯片廠商都使用了ARM的CPU核心架構，也就是經常可以聽到的A9 A15。高通比較高端，CPU核心架構自己搞，如果搞得比A9 A15好的話確實可以提高CPU性能，但由于ARM收取高昂的核心架構修改費用，所以要付更多的錢給ARM。指令集是CPU與上層的編譯器、操作系統和應用程序的接口，使用ARM指令集意味著你做的CPU可以兼容安卓系統、安裝應用、C編譯器。

　　如果哪個公司自己整一套全新的指令集，那它做出來的CPU一點用處沒有，既沒有操作系統也沒用應用。此前聯想出了個K800，用的是英特爾Atom CPU，這款CPU非常特別，使用X86指令集，結果是一出悲劇，很多游戲兼容不了。不過英特爾還得感謝谷歌，否則這個CPU連安卓都兼容不了。目前來看，CPU不用ARM指令集很難玩轉，而且隨著越來越多應用只支持ARM，ARM的地位會越來越鞏固，就像電腦CPU，如果不用X86指令集，連Windows都很難安裝，這是一個壟斷的帝國。

　　下面說說CPU核心架構，說之前不得不先談談PDK。PDK是ProcessDesign Kit 工藝設計包，它和晶圓廠的制作工藝緊密相關。PDK是什么呢，它描述了一個具體工藝基本元器件的電器特性。比如臺積電28nm工藝和40nm工藝做出來的mos管電器特性肯定不一樣。28nm工藝和40nm工藝做出來的mos管額定電流范圍、電壓范圍肯定不同，在相同外界輸入下，輸出曲線也肯定不一樣。芯片公司如果沒有PDK，根本不知道設計出來的電路性能如何，也沒辦法跑仿真。簡單一點說，你拿40nm PDK設計電路，用28nm工藝生產，生產出來的芯片絕對一點用處沒有。所以說芯片設計非常苦逼，搞編程的，代碼可以重用，搞芯片設計的，如果換了生產工藝，很多東西得要從頭再來。

　　ARM給IC設計廠商的CPU核心架構只是FPGA代碼，它不是工藝相關的，數字前端設計的工作會少不少，但后端設計有大量的工作要做。但ARM提供的僅僅是一個計算核心，外圍一個都沒有。外圍包括一些什么呢？比如USB IP核，沒有這個，手機就沒有USB功能;比如GPU，這個不用我多說吧;比如音頻IP核，杜比音效就是這么來的;比如視頻解碼IP核，沒有這個，看視頻只能軟解;還有CPU功耗控制IP核等等。

　　對于很多IC設計公司來說，這些外圍的IP核很多都是外購的。因此看CPU真心不能只看頻率，外圍IP有好有壞，有些比較高端的IP核授權費用非常高。即使買了很多IP核，但芯片也絕不是閉著眼睛就能整出來的。

　　順便說一下，高通芯片外圍的IP核很多也是外購的。

　　所以說芯片設計并不是簡單的事情，很多人認為國內的IC設計公司毫無技術含量這種說法是無稽之談。