不久前，華興萬邦分析師看到了國內一些芯片設計公司在算法等方面極富創新，但是流片回來的系統級芯片(SoC)卻因局部溫度過高，或者設計不能達到預定功耗目標而花費大量的時間修改芯片布局和重新進行后端設計。這延長了產品的上市時間，因此國內廠商需要新的工具來實現架構性的功耗和熱性能優化，為此華興萬邦走訪了提供這種工具的新興EDA廠商DOCEA公司。

　　DOCEA以其創新技術獲得業界諸多贊譽，并對與中國廠商的合作表示出極高的興趣。它位于被稱為“法國硅谷”的Grenoble地區，ST微電子在該地區擁有雇員數達到6000人的研發中心，以及市場營銷、設計和產業化的總部，因此該地區正在培育著許多新興的歐洲半導體企業。DOCEA于2006年在風險投資的支持下于Grenoble成立，是一家專注于提供架構性功率和熱管理的EDA工具供應商。

?

　　法國Grenoble群山之中的“法國硅谷”

　　隨著便攜電子產品所支持的功能和應用不斷增加，電池壽命、微小空間內的散熱和可靠性等因素使功率管理越發重要。同時，半導體技術在芯片設計、前道制造和后道封裝方面的發展，如越來越多的系統級芯片(SoC)、系統級封裝(SiP)以及芯片的3D堆疊技術等技術，對芯片的熱管理提出了更高的挑戰。加上各國政府通過立法在功率消耗上越來越嚴的規定(如能源之星)，使從芯片設計之初就開始實施系統節能成為必然。

　　而從芯片設計本身來看，早期的架構設計是決定芯片成功和上市時間的最關鍵因素。這條基本規律對芯片和系統的功耗和熱管理同樣適用。有調查顯示：在諸多實現芯片功耗優化的因素中，超過70%的受訪者認為芯片架構設計最為重要，其次才有20%的受訪者認為邏輯綜合非常關鍵。

　　“針對目前芯片設計中的這些在功率和熱管理方面的需求和挑戰，我們開發了一套從一開始就能描述和預測各種芯片設計的不同功耗和熱性能的軟件ACEplorer，它可以幫助設計師在早期決定最佳的芯片架構。”DOCEA聯合創始人兼首席執行官Ghislain Kaiser對華興萬邦分析師說。“它是一種將可能出現的‘困擾’分離顯現的解決方案，可以很方便地在芯片的功能性代碼還沒寫成前就建立功耗和熱性能ESL模型，并可在包括系統和軟件設計師在內的整個設計團隊之間分享。”

　　DOCEA推出的ACEplorer和ACE Power Modeler是在架構層面上實現功耗和熱行為分析和建模的工具，它可以全面地實現快速安全建模、決策支持估算、早期偵測和風險分析、各種解決方案建議和探索等功能。它還能支持UPF低功耗設計流程，與各種設計環境無縫地集成，其生成的功耗數據可以產生相應的報告并被重用。

　　該EDA工具能夠將芯片設計中各種相互交織在一起的功率消耗和熱行為先分離出來，如芯片上各種知識產權(IP)的功耗和熱行為、各種布局和布線的熱性能、各種應用場景對不同單元的影響、各種軟件對熱性能的影響等等。比如不同應用負載給處理器單元和內存帶來的功耗和發熱。

　　通過將這些不同的功耗和熱性能分析再綜合起來，就可以生產相關的動態功耗和熱行為仿真，或者提出最佳的管理和優化選項，并可以以UPF格式輸出，并提供圖形化的UPF指令，并生成不同實現成本上的功耗分布圖供設計決策。同時，ACE Power Modeler可以從模擬、庫文件和現有IP的測試值中提取ESL功率模型，并可進行新的工藝節點的探索。

　　“ACEplorer是一種非常好的決策支持工具，它可以幫助芯片和系統設計師在設計之初就實現低功耗優化、功耗和應用場景建模以及電源管理規劃。”DOCEA銷售與市場總監Ridha Hamza說。“它帶來的好處包括從架構層面上探索最大設計空間，從而最高能夠降低70%的功耗;設計師可通過快速評估模型，選擇低功耗技術(硬件和軟件)與性能之間的最佳平衡;在早期實現熱性能收斂，避免重新設計;與您的客戶在低功耗方案上進行溝通等等。”

　　ST-Ericsson采用這種ACEplorer設計了一系列用于智能手機和普通手機的平臺，包括SoC、RF和功率管理芯片等多款芯片。該系列采用了45nm的CMOS工業，共使用了300多個數字和模擬IP，并引入了clock gating、 power gating、DVFS、多Vt庫和滯留存儲器等多項功率管理技術。通過使用該項技術，實現了ESL估算值與實際芯片功耗差異小于15%，ESL模型推動和加快了軟件的開發，整個SoC和平臺團隊分享了功耗數據。