如果晶振的外接電容值選擇不當(dāng)，可能會(huì)對(duì)電路產(chǎn)生以下影響 ：
1.頻率穩(wěn)定性： 電容值過小可能導(dǎo)致頻率穩(wěn)定性下降，容易受到外界因素的干擾。電容值過大可能會(huì)使頻率偏離標(biāo)稱值。
2.起振問題： 電容值
2024-03-04 11:33:16
。
● 高速信號(hào)器件布局是否合理。
● 端接器件是否已合理放置（串阻應(yīng)放在信號(hào)的驅(qū)動(dòng)端，其他端接方式的應(yīng)放在信號(hào)的接收端）。
● IC器件的去耦電容數(shù)量及位置是否合理。
● 器件布局間距，IC大于1mm
2024-02-27 18:19:40
給芯片。2、去耦電容的布局與布線去耦電容在供電芯片的電源完整性控制中發(fā)揮著重要作用，根據(jù)電容的特性和應(yīng)用需求，去耦電容一般分為大電容和小電容兩種。● 大電容： 大電容通常均勻分布在芯片周圍，由于其諧振頻率
2024-02-21 21:37:07
快速響應(yīng)但損耗大。考慮飽和電流，保證濾波效果。2、分壓電阻分壓電阻形成分壓網(wǎng)絡(luò)，反饋輸出電壓給控制電路，精準(zhǔn)控制PWM占空比，穩(wěn)定輸出電壓值。選擇高精度電阻，確保電路精確性。3、輸入電容選擇輸入電容需
2024-01-24 09:58:50
一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)布局布線原則及規(guī)則有哪些?PCB設(shè)計(jì)六大布線規(guī)則。在PCB設(shè)計(jì)中，布線是至關(guān)重要的一步。合理有效的布線能夠保證電路的穩(wěn)定性和可靠性，避免電路布線錯(cuò)誤帶來(lái)
2024-01-22 09:23:53
494
PCB電路板布局布線設(shè)計(jì)交流
2024-01-19 22:27:00
精確性。
3、輸入電容
選擇輸入電容需考慮等效電感和自諧振頻率。大容值電容濾除低頻噪聲，小容值電容濾除高頻噪聲。組合并聯(lián)使用可實(shí)現(xiàn)優(yōu)異濾波效果，穩(wěn)定輸入電壓并濾除交流成分。
4、輸出電容
輸出電容濾除
2024-01-19 15:11:24
精確性。
3、輸入電容
選擇輸入電容需考慮等效電感和自諧振頻率。大容值電容濾除低頻噪聲，小容值電容濾除高頻噪聲。組合并聯(lián)使用可實(shí)現(xiàn)優(yōu)異濾波效果，穩(wěn)定輸入電壓并濾除交流成分。
4、輸出電容
輸出電容濾除
2024-01-19 15:05:50
，確保電路精確性。
3、輸入電容
選擇輸入電容需考慮等效電感和自諧振頻率。大容值電容濾除低頻噪聲，小容值電容濾除高頻噪聲。組合并聯(lián)使用可實(shí)現(xiàn)優(yōu)異濾波效果，穩(wěn)定輸入電壓并濾除交流成分。
4、輸出電容
輸出
2024-01-16 17:09:32
我們?cè)陔娫礊V波電路上可以看到各種各樣的電容，100uF，10uF，100nF，10nF不同的容值，那么這些參數(shù)是如何確定的？
數(shù)字電路要運(yùn)行穩(wěn)定可靠，電源一定要”干凈“，并且能量補(bǔ)充一定要及時(shí)
2024-01-09 08:25:59
我知道在電源設(shè)計(jì)中，電源輸入與輸出都要濾波和去耦合，請(qǐng)問下怎么叫去耦電容？什么叫旁路電容啊？？我知道概念，它們兩者區(qū)別在于：旁路電容是把輸入信號(hào)中的干擾信號(hào)去掉，而去耦電容是把輸出信號(hào)中的干擾信號(hào)去掉；但是我不知道具體怎么區(qū)分？難道左邊的是旁路電容，右邊的是去耦電容嗎？
2024-01-08 11:30:57
我在最近一次的電路設(shè)計(jì)中使用ADP2325給FPGA供電，仔細(xì)看了ADP2325的PDF后輸出電容的選擇仍然有諸多不明白之處。懇請(qǐng)指導(dǎo)。
電源輸入輸出要求入文件“ADP2325_cn.pdf”第24
2024-01-08 06:17:06
LTM4620給fpga提供1.0V內(nèi)核電源，4620輸出電容量計(jì)算是否應(yīng)該包含布局在fpga芯片附近的bulk電容？
靠近FPGA布局的電容也比較大，比如470uF。但這些電容隔4620布局比較遠(yuǎn)，大于7cm。通過內(nèi)電層鋪銅連接。
2024-01-05 06:01:47
請(qǐng)較一下LDO(比如LT3045)和普通三端穩(wěn)壓(比如LT1083)輸入電容與輸出電容正確的計(jì)算方法,用書上的方法計(jì)算都感覺不對(duì)，我感覺用去耦的方式計(jì)算應(yīng)該比較對(duì)一下，請(qǐng)教一下具體怎么配置嗎
比如
2024-01-04 08:04:43
LTC4364規(guī)格書里的典型應(yīng)用，低壓輸入VCC都是直接接VIN；36~72輸入是通過電阻接VIN， 但是圖上沒有顯示有接VCC的去耦電容，請(qǐng)問這種情況下VCC是否不需要去耦電容？謝謝
2024-01-04 07:55:12
峰時(shí)間越小，最大承受瞬間電壓越高。半峰值電流時(shí)間，電流從零開始通過最大峰值后下降到0.5Ipp值的時(shí)間。Pppm必須大于被保護(hù)電路內(nèi)可能出現(xiàn)的峰值脈沖功率。高速回路一般選擇電容應(yīng)盡量小(如LCTVS
2024-01-03 10:38:37
現(xiàn)在，雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局布線。但是隨著信號(hào)頻率不斷提升，很多時(shí)候，工程師需要了解有關(guān)PCB布局布線的基本的原則和技巧，才可以讓自己的設(shè)計(jì)完美無(wú)缺。
2024-01-02 15:58:00183 現(xiàn)代電子設(shè)備中，針對(duì)復(fù)雜的數(shù)字電路，F(xiàn)PGA（Field-Programmable Gate Array）是一種非常優(yōu)秀的可編程邏輯器件。在FPGA的設(shè)計(jì)過程中，布局布線算法是關(guān)鍵步驟之一，其主要
2023-12-20 09:55:13199 ，為了增加固有高頻去耦電容，應(yīng)使用緊密疊置的電源和接地層(間距≤4密爾)。此方法不會(huì)帶來(lái)額外成本，只需花幾分鐘更新PCB制造筆記。
設(shè)計(jì)高速、高分辨率轉(zhuǎn)換器布局時(shí)，很難照顧到所有的具體特性。每個(gè)應(yīng)用都是獨(dú)一無(wú)二的。希望本應(yīng)用筆記所述的幾個(gè)要點(diǎn)有助于設(shè)計(jì)工程師更好地了解未來(lái)的系統(tǒng)設(shè)計(jì)。
2023-12-20 06:10:26
AD7173-8的評(píng)估板上的ADC輸入端電容均未給出容值，還有其它部分電路的電容也未給出容值，有沒有對(duì)應(yīng)的參考值呢？謝謝！
截圖如下：
2023-12-15 07:01:47
在使用AD5546做精密衰減的參考電路中，有一個(gè)反饋電容C6。這個(gè)電容值的大小應(yīng)該如何隨頻率變化呢？
在參考輸入是正弦波頻率是150KHZ~1750KHZ頻段的時(shí)候適合用多大容值的電容呢？
2023-12-14 06:07:39
不清楚。
問題1 ：為什么前級(jí)電路與ADC連接后會(huì)有引起誤差
問題2：此處電阻電容該如何選擇。 目前的這些阻值容值為什么測(cè)試結(jié)果誤差會(huì)如此大。
電路圖如下：
2023-12-07 06:42:26
的 DC-DC 降壓電路，其主要 IC 及外圍電路完全一致，如下：
1、首先，我們完成第一部分電路的布局（本次演示暫不進(jìn)行布線，方法相同）；
2、然后對(duì)第一部分的電路進(jìn)行選中，選擇菜單欄中
2023-12-05 16:49:13
的 DC-DC 降壓電路，其主要 IC 及外圍電路完全一致，如下：
1、首先，我們完成第一部分電路的布局（本次演示暫不進(jìn)行布線，方法相同）；
2、然后對(duì)第一部分的電路進(jìn)行選中，選擇菜單欄中
2023-12-05 16:37:47
PCB去耦電容怎么放置？怎么選擇去耦電容？ PCB（印刷電路板）去耦電容用于保持集成電路（IC）在運(yùn)行過程中的穩(wěn)定性，減少功率噪聲和干擾。它們通常由多個(gè)電解電容組成，安裝在布局上，以提供
2023-11-29 11:03:19489 。
其實(shí)，這是容值不同的電容并聯(lián)諧振的結(jié)果，也是本文要說(shuō)的第二“振”。
分析起來(lái)也很簡(jiǎn)單，當(dāng)一個(gè)電容的感性區(qū)遇上另一個(gè)電容的容性區(qū)，諧振峰就出現(xiàn)了。
綜合考慮VRM和芯片內(nèi)去耦，如果說(shuō)第一“振”決定
2023-11-28 15:12:01
來(lái)至網(wǎng)友的提問：為什么IC需要自己的去耦電容？
2023-11-24 07:50:02
。
其實(shí)，這是容值不同的電容并聯(lián)諧振的結(jié)果，也是本文要說(shuō)的第二“振”。
分析起來(lái)也很簡(jiǎn)單，當(dāng)一個(gè)電容的感性區(qū)遇上另一個(gè)電容的容性區(qū)，諧振峰就出現(xiàn)了。
綜合考慮VRM和芯片內(nèi)去耦，如果說(shuō)第一“振”決定
2023-11-21 09:38:08
問一下這里電容，電感，電阻，連接器在這里的作用，為什么要這么布局
2023-11-20 11:21:26
電子發(fā)燒友網(wǎng)站提供《PCB元器件布局布線基本規(guī)則.docx》資料免費(fèi)下載
2023-11-13 16:10:36
14 隨著PCB 尺寸要求越來(lái)越小，器件密度要求越來(lái)越高，PCB 設(shè)計(jì)的難度也越來(lái)越大。如何實(shí)現(xiàn)PCB 高的布通率以及縮短設(shè)計(jì)時(shí)間，在這筆者談?wù)剬?duì)PCB 規(guī)劃、布局和布線的設(shè)計(jì)技巧。
2023-11-09 15:24:23149 去藕電容的容值該怎么去計(jì)算呢？
2023-11-01 07:29:30
貼片電容測(cè)試以后發(fā)現(xiàn)貼片電容的容值就有偏低的現(xiàn)象，是什么原因，是不是老化了，有什么解決的方法？?
2023-10-30 08:12:15
什么時(shí)候會(huì)選擇1uf的電容作為去耦電容
2023-10-30 06:45:40
自舉電路的自舉電容在布線時(shí)，為什么電容的低電壓腳要采用蛇形布線的方式？ 自舉電路是一種常用于自激振蕩電路中的一種電路。它能夠通過自激振蕩產(chǎn)生正弦波信號(hào)，并將信號(hào)輸出到負(fù)載電路中。其中的關(guān)鍵部分就是
2023-10-25 11:45:17450 去耦電容的容值是否有固定的標(biāo)準(zhǔn)，自己選擇其他的容量會(huì)有影響嗎
2023-10-23 07:21:33
干貨！電源設(shè)計(jì)器件布局和布線要點(diǎn)
2023-10-18 17:03:32349 
高速先生成員--黃剛
當(dāng)然這篇文章也還是針對(duì)高速信號(hào)的交流耦合電容，并不是用于電源的去耦電容，同時(shí)文章的靈感也來(lái)源于上一篇文章講不同容值電容對(duì)高速信號(hào)原理上的效果差異。為什么我們?cè)谧龈咚僭O(shè)計(jì)的時(shí)候
2023-10-17 16:39:41
在EMC設(shè)計(jì)中，電容是應(yīng)用最廣泛的元件之一，主要用于構(gòu)成各種低通濾波器或用作去耦電容和旁路電容。大量實(shí)踐表明∶在EMC設(shè)計(jì)中，恰當(dāng)選擇與使用電容﹐不僅可解決許多EMI問題﹐而且能充分體現(xiàn)效果良好
2023-09-20 08:22:28
相互光電隔離的數(shù)字地和模擬地之間要考慮到地點(diǎn)位平衡，采用電容連接，容值為1-10nf，對(duì)于這個(gè)結(jié)論，相信大部分情況是正確的。但是，有例外如下：產(chǎn)品是大概是把極其微弱模擬信號(hào)放大后讓單片機(jī)ADC可以
2023-09-20 06:48:36
電子發(fā)燒友網(wǎng)站提供《PCB布局布線設(shè)計(jì)要點(diǎn).pdf》資料免費(fèi)下載
2023-09-19 15:41:498 PCB布局、布線、規(guī)則設(shè)計(jì)的高級(jí)技巧
2023-09-09 08:14:182156 
、電容與濾波器件布局檢查建議
① 原則上每個(gè)電源管腳放置一個(gè)0.1uf的小電容、一個(gè)集成電路放置一個(gè)或多個(gè)10uf大電容，可以根據(jù)具體情況進(jìn)行增減；
② 電容務(wù)必要靠近電源管腳放置，而且容值越小的電容
2023-08-22 11:45:47
的情況下，優(yōu)先考慮留出DDR電路模塊所需要的布局布線空間，拷貝瑞芯微原廠提供的DDR模板，包含芯片與DDR顆粒相對(duì)位置、電源濾波電容位置、鋪銅間距等完全保持一致。
如下8張圖分別為：L1-L8層DDR
2023-08-16 15:15:53
引言：晶振內(nèi)部結(jié)構(gòu)比較復(fù)雜，如果連接不妥當(dāng)或者布線錯(cuò)誤，就會(huì)影響晶振不起振或者EMC測(cè)試fail，從而導(dǎo)致產(chǎn)品不能使用。因此晶振電路的PCB設(shè)計(jì)非常重要，本節(jié)主要簡(jiǎn)述無(wú)源/有源晶振的布局布線要點(diǎn)。
2023-08-15 12:36:214754 
去耦（decoupling）電容也稱退耦電容，一般都安置在元件附近的電源處，用來(lái)濾除高頻噪聲，使電壓穩(wěn)定干凈，保證元件的正常工作。
2023-08-06 17:02:561495 
對(duì)于噪聲敏感的IC電路，為了達(dá)到更好的濾波效果，通常會(huì)選擇使用多個(gè)不同容值的電容并聯(lián)方式，以實(shí)現(xiàn)更寬的濾波頻率，如在IC電源輸入端用1μF、100nF和10nF并聯(lián)可以實(shí)現(xiàn)更好的濾波效果。那現(xiàn)在
2023-07-21 09:42:54655 
本文給大家分享串行ADC布局布線設(shè)計(jì)要點(diǎn)！
2023-07-10 16:54:38876 
今天給大家分享的是：去耦電容，去耦電容PCB設(shè)計(jì)和布局。
2023-07-05 09:37:14879 
對(duì)稱、整潔、美觀的效果。
當(dāng)然，同一個(gè)電路圖，100個(gè)電子工程師會(huì)有1000種布線方案，因?yàn)樵O(shè)計(jì)電路板也是藝術(shù)創(chuàng)作的一個(gè)過程，不同的人眼中也有不同的美學(xué)標(biāo)準(zhǔn)，所以我們 不定義固定的PCB布局走線標(biāo)準(zhǔn)
2023-06-28 10:05:54
在DCDC電源的設(shè)計(jì)中，電路結(jié)構(gòu)和與元器件選型的重要性是毋庸置疑的，但是布局布線也同樣重要，許多電源不能正常工作的問題都是電路板布局引起的。因此了解電源的布局布線不論是對(duì)于硬件工程師或測(cè)試工程師都十分重要。
2023-06-27 17:03:123629 
PCB又被稱為印刷電路板(Printed Circuit Board)，它可以實(shí)現(xiàn)電子元器件間的線路連接和功能實(shí)現(xiàn)，也是電源電路設(shè)計(jì)中重要的組成部分。今天就將以本文來(lái)介紹PCB板布局布線的基本規(guī)則。
2023-05-18 10:18:071083 
高速先生成員--孫小兵
我們先來(lái)了解一下容性負(fù)載和感性負(fù)載對(duì)鏈路阻抗的影響。仿真鏈路模型如下圖所示。鏈路中有三段50Ω的理想傳輸線，第一段和第二段之間增加一個(gè)電容模擬容性負(fù)載，第二段和第三段之間增加
2023-05-16 17:57:26
在電子產(chǎn)品設(shè)計(jì)中，PCB布局布線是最重要的一步，PCB布局布線的好壞將直接影響電路的性能。現(xiàn)在，雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局布線，但是隨著信號(hào)頻率不斷提升，很多時(shí)候，工程師需要了解有關(guān)PCB
2023-05-05 15:34:300 美觀性。同類型的元件應(yīng)在X和Y方向上對(duì)齊，便于生產(chǎn)和調(diào)試。
8、需要調(diào)試的元件邊上要留有足夠的空間，發(fā)熱元件周圍要留有足夠的空間利于散熱。
9、集成電路的去耦電容應(yīng)盡量靠近芯片的電源腳，以使電源
2023-04-24 15:56:45
如輸入為5V的電源，并聯(lián)10個(gè)0.1u的電容后接地。為什么不是直接接一個(gè)1u的電容而是接10個(gè)0.1u電容。論容值 1u=0.1u*10 。求解!!
2023-04-21 18:09:28
去耦陶瓷電容在電源和地引腳的作用是什么？
2023-04-21 18:07:13
電源去耦電容為何要接近IC電源引腳？是什么原因呢？
2023-04-21 17:36:30
封閉環(huán)路可能造成干擾問題。 選擇正確類型的去耦電容低頻噪聲去耦通常需要用電解電容（典型值為1F至100F），以此作為低頻瞬態(tài)電流的電荷庫(kù)。將低電感表面貼裝陶瓷電容（典型值為0.01F至0.1F）直接
2023-04-21 17:27:59
通過遵循一些在PCB布局中放置去耦電容器的準(zhǔn)則，了解如何減少二次諧波失真。 在上一篇文章中，我們討論了需要對(duì)稱的PCB布局以減少二次諧波失真。 在本文中，我們將看到，如果沒有適當(dāng)?shù)?b class="flag-6" style="color: red">去耦，我們
2023-04-21 15:24:03
刪減。 IC 電源引腳的去耦電容的容值通常會(huì)比較小，如 0.1μF、0.01μF 等；對(duì)應(yīng)的封裝也比較小，如 0402封裝、0603封裝等。在擺放去耦電容時(shí)，應(yīng)注意以下幾點(diǎn)。 （1）盡可能靠近電源
2023-04-20 10:32:14
。 PCB布線要求 A.電源線，地線加去耦電容;寬度： 地線》電源線》信號(hào)線 多層板 B.數(shù)字，模擬共地處理 數(shù)字電路頻率高，模擬電路敏感度高。器件，信號(hào)線都要遠(yuǎn)離 數(shù)字地，模擬地只有一點(diǎn)連接
2023-04-19 16:27:17
滿足L≥3W? 6、器件去耦規(guī)則 A. 在印制版上增加必要的去耦電容，濾除電源上的干擾信號(hào)，使電源信號(hào)穩(wěn)定。在多層板中，對(duì)去耦電容的位置一般要求不太高，但對(duì)雙層板，去藕電容的布局及電源的布線方式將
2023-04-18 15:04:04
使用過孔將另一端子接地。是否應(yīng)該使用走線或過孔進(jìn)行VDD連接？好吧，如果您沒有電源板，這是一個(gè)很容易回答的問題-唯一的選擇是走線（或倒銅）。但老實(shí)說(shuō)，如果電路板的頻率足夠高，使您擔(dān)心優(yōu)化去耦電容，那么
2023-04-14 16:51:15
常用到的電感就是“貼片功率電感”，那大家如何保證選擇的“貼片功率電感”是可靠的？ 假設(shè)通過計(jì)算也好還是參考原廠設(shè)計(jì)也好，我們已經(jīng)知道了電感值。那我們?cè)趺?b class="flag-6" style="color: red">去選型呢？下面是村田的“貼片功率電感”關(guān)鍵參數(shù)
2023-04-14 14:56:28
較大的元件保持一定的距離，除了用于檢測(cè)溫度的溫度傳感器除外。 （8）去耦電容的布局 去耦電容一般都安置在電源附件，用來(lái)濾除高頻噪聲，使電壓穩(wěn)定干凈，在PCB布局上，也要保證其盡量靠近IC的電源管腳
2023-04-12 15:01:04
的。 PCB布局時(shí)去耦電容擺放技巧 實(shí)際的電容在低于Fr的頻率呈現(xiàn)容性，而在高于Fr的頻率上則呈現(xiàn)感性，所以電容更像是一個(gè)帶阻濾波器。 10uF的電解電容由于其ESL較大，F(xiàn)r小于1MHz，對(duì)于50Hz
2023-04-11 16:26:00
我現(xiàn)在正在制作一個(gè)新的原理圖并放置旁路電容器。我正在查看設(shè)計(jì)指南文檔 AN5426，它對(duì) S32K144 的 100 針版本提出了以下建議：而具有相同微控制器的開發(fā)板具有用于去耦電容的功能：S32K148EVB 更進(jìn)一步： 這 3 個(gè)中的最佳實(shí)踐是什么？
2023-04-11 06:33:39
目前市面上的電容種類繁多，在為我們的電源電路選擇輸入輸出電容的時(shí)候難免會(huì)挑花了眼。本文就來(lái)淺析一下如何選擇輸入輸出電容及其相關(guān)的計(jì)算。如有問題，歡迎指正。 1. 電源電路常見電容分類 以下羅列了幾種
2023-04-06 14:52:0013177 
旁路電容，一般也被叫做去耦電容，在我們的布局中往往是緊靠著IC的電源和地腳，而且往往他的容值為0.1uF，今天我們就來(lái)說(shuō)說(shuō)為什么要這樣做和這樣選型。 一、為什么旁路電容緊盯著IC不放 電線
2023-04-03 14:42:53
電源端為什么要加那么多去耦電容，而不是用一個(gè)等效的大電容代替！如輸入為5V的電源，并聯(lián)10個(gè)0.1u的電容后接地。為什么不是直接接一個(gè)1u的電容而是接10個(gè)0.1u電容。論容值 1u=0.1u*10 。求解!!
2023-03-28 16:12:56
設(shè)計(jì)中最常用到的電感就是“貼片功率電感”，那大家如何保證選擇的“貼片功率電感”是可靠的？ 假設(shè)通過計(jì)算也好還是參考原廠設(shè)計(jì)也好，我們已經(jīng)知道了電感值。那我們?cè)趺?b class="flag-6" style="color: red">去選型呢？下面是村田的“貼片功率電感”關(guān)鍵
2023-03-27 16:22:01
關(guān)于PCB布局布線的問題，除了信號(hào)完整性分析（SI）、電磁兼容性分析（EMC）、電源完整性分析（PI）， 可制造性分析（DFM） 也同樣重要，可制造性設(shè)計(jì)不合理也會(huì)導(dǎo)致產(chǎn)品設(shè)計(jì)失敗。 PCB布局
2023-03-24 20:10:03380 數(shù)字電路的直流供電，正負(fù)極之間為什么并聯(lián)若干個(gè)不同電容值的解耦電容呢？
2023-03-24 17:23:57
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論