TMS320F2812慢速外設接口的時序控制

TMS320F2812通常能夠實現與常用外圍芯片的時序匹配，如RAM、D/A等；但是，當遇到讀、寫周期十分緩慢的輸入/輸出設備，如液晶顯示模塊、打印機、鍵盤時，就需要設計相應的外部硬件等待電路。本文對定點DSP芯片的外部接口時序進行分析和研究；著重探討TMS320F2812與液晶顯示模塊直接連接時的時序匹配問題，并提供相關解決方案。
關鍵詞 TMS320F2812 慢速外設 LMl9264A 時序控制

引 言
??? TMS320F2812(以下簡稱F2812)是美國德州儀器公司(TI公司)推出的C2000家族中最新一代產品。該芯片采用32位操作，大大提高了處理能力，主頻可以工作在150 MHz(時鐘周期可達6.67 ns)，其先進的內部和外設結構使得該處理器主要用于大存儲設備管理、高性能的控制場合。較之C2000系列的其他產品，該芯片的時序操作更加靈活、獨立。為了進一步理解F2812和緩慢外設的接口和設計技術，有必要討論該芯片時序操作的特點。

1 F2812的讀寫時序特點
??? 在F2812中，對外部器件的讀、寫訪問都是通過外部接口模塊XINTF來實現的。它類似于C240X的外部接口，但也作了三方面的改進。
??? ①原來的TMS320LF240X系列，程序存儲空間、數據存儲空間和I/o空間都映射在相同的地址(0000～FFFF)，對它們的訪問是通過不同的指令來區分的；而在F2812中，外部接口模塊分成了5個固定的存儲映像區域：XZCS0、XZCSl、XZCS2、XZCS6、XZCS7，可尋址1 MB的片外存儲器空間，具有獨立的地址。
??? ②F2812的每個XINTF區都有一個片選信號。其中，有地區域的片選信號在內部是“與”在一起的，組成了一個共享的芯片選擇，比如XZCSo和XZXSl共享一個片選信號XZCSO、ANDI,XZCS6和XZCS7共享一個片選信號XZCS6XZCS7.在這種方式下，同一個外部器件可被連到兩個區，或者可以用外部譯碼邏輯來區分這兩個區。
??? ③5個固定存儲映像區域的每一個區還可以分別對等待狀態數、讀寫選通信號的建立時間、激活時間和保持時間進行編程。

??? 可編程的等待狀態、芯片選擇和可編程的選通時間使得該接口與外部存儲器及外設脫離了聯系，可以靈活、獨立地進行外部擴展。這里，對外部器件進行讀、寫訪問的基時鐘是xINTF內部時鐘xTIMCLK。通過寫XINTF-CNJF2寄存器的XTIMCLK位，可以將該時鐘配置成與SYSCLK0UT相等和等于SYSCLKOUT的1/2，并且，對任何一個映射在XINTF區的外部器件進行讀、寫訪問都可劃分為建立、激活和跟蹤三個階段?？梢酝ㄟ^相應的XTIMINCO/1/2/6/7寄存器來設置這三個階段的周期，使之滿足系統的需要。F2812的讀寫時序如圖1、2所示。

??? 由圖1、2可知，在建立階段，相應XINTF區的片選信號變為低電平，地址有效；默認情況下，該階段的周期為最大值——6個XTIMCLK周期。在激活階段，對外部器件進行訪問：在讀訪問時，讀選通信號(XRD)變低并將數據鎖入DSP；在寫訪問時，寫使能信號(XWE)變低并將數據放置在數據總線上。默認情況下，該階段的周期為最大值——14個XTIMCLKK。在跟蹤階段，讀或寫選通信號變回為高電平，但其地址仍保持有效。默認情況下，該階段的周期為最大值——6個XTIMCLK周期。

??? 由此可得，F2812的讀、寫周期(激活階段)的最大值為14個XTIMCLK周期。如果將XTIMCLK的頻率設置為SYSCLKOUT的1/2，則讀、寫周期的最大值為180 ns；并且，其讀、寫操作數據的保持時間最大可以達到6個XTIMCLK周期——80 ns。因此，F2812能夠實現與常用外圍芯片的時序匹配，如RAM、D/A等；但是，當遇到讀、寫周期十分緩慢的輸入/輸出設備，如液晶顯示模塊、打印機、鍵盤時，就需要設計相應的外部硬件等待電路。

2? 液晶顯示模塊的讀寫時序
??? 以深圳市拓普微公司的LM19264A漢字圖形液晶顯示模塊為例，讀寫時序如圖3、4所示。

??? 該液晶模塊的使能信號E的周期tcYc最小為1500 ns，使能信號脈沖寬度tWEH、twEL最小為700 ns。在E為高電平時，該液晶模塊處于讀、寫周期。如果采用直接控制方式，即CPU采用總線方式控制液晶模塊，DSP的讀、寫周期最大值為180 ns，而液晶模塊的讀、寫周期，即E的高電平信號，最小為700 ns。DSP的讀、寫時序不能滿足該液晶模塊的要求。如果采用間接的控制方式，即CPU采用并口方式控制液晶模塊，可以實現二者的時序匹配，但會降低接口效率。顯然，最好的方法就是設計相應的外部硬件等待電路來擴展DSP的讀、寫周期。

3 F2812的XREADY信號
??? F2812通過采樣XREADY信號，可以擴展讀、寫訪問的激活階段。因此，可以利用該信號講行硬件展展．從而產生任何數目的等待狀態。

??? 在F2812中，對XREADY信號的采樣可以分為同步采樣和異步采樣兩種。同步采樣時，在總的建立+激活周期之前，對XREADY采樣一個XTIMCLK周期；而異步采樣時，在總的建立+激活周期之前，要對XREADY采樣三個XTIMCLK周期。可見，在異步采樣方式中，XREADY信號需要保持三個XTIMCLK周期，不會因為XREADY信號在激活周期之前的一個低電平擾動就產生等待狀態，增強了系統的抗擾能力。默認情況下，該芯片采用異步采樣方式。

??? 無論是同步采樣還是異步采樣，如果發現XREADY信號為低，則激活階段擴展一個XTIMCLK周期，在下一個XTIMCLK周期期間，XREADY再次被采樣。這個過程一直繼續，直至XREADY采樣為高。因此，可以利用F2812的XREADY信號和相關的外部讀、寫控制信號，通過硬件擴展，與外部設備進行直接的連接訪問。

4 相關硬件設計
4.1 DSP與液晶模塊的直接訪問接口
??? 這里，將液晶模塊映射在DSP的XZCS6區上，由于制造商已經裝配好了液晶顯示驅動和分壓電路，并提供了驅動電路接口，使得液晶顯示模塊和微處理器的接口十分方便。該模塊共有13條信號線。RS是寄存器選擇，低電平選擇指令寄存器，高電平選擇數據寄存器。R/w是讀寫控制端，低電平寫顯示模塊，高電平讀顯示模塊。CSA、CSB為驅動器片選信號線，可以選擇相應的顯示區域。E為允許輸入信號線(數據讀、寫操作允許信號)，高電平有效。DB0～DB7為數據線。功能框圖如圖5所示。

??? 在實際電路設計中還需注意，由于該液晶顯示模塊是5 V設備，所以在連接控制線、數據線時需要加電平隔離和轉換器件?？梢允褂?4LS245芯片。

4.2基于CPLD的硬件等待電路
??? 由于DSP芯片需要通過XREADY信號來延長讀、寫周期，使之與液晶顯示模塊的E的高電平信號相匹配，所以設計了外部硬件等待電路。該電路是通過CPLD芯片EPM7064S來實現的。EPM7064S是Ahera公司的MAX7000系列產品。它可以很容易地實現地址譯碼、等待時序的插入，并且是通過編寫程序來實現各種邏輯的，容易修改，可移植性強，便于調試。其中，它的輸入時鐘為TMS320F2812的輸出信號XCLKOUT。

??? 相關VHDL語言描述如下：
???

??? 擴展了32個XCLKOUT周期，等待狀態為853 ns，滿足液晶模塊的時序要求；但在實際應用中，由于液晶模塊的顯示速度過快，顯示效果不是很好。這里，由于采用了CPLD芯片，可以修改VHDL程序，將循環次數由32次增加到146次，從而可以很方便地將等待狀態延長為4 μS左右，實際效果也滿足了要求。

5 DSP對液晶模塊連續的讀寫訪問
??? 當F2812對液晶顯示模塊進行連續的讀、寫操作時，兩個連續的讀、寫周期(激活階段)之間的時間間隔為上一個操作的跟蹤階段和這一個操作的建立階段，最大為12個XTIMCLK周期(156 ns)，不能延時。而由液晶的時序圖可知，對液晶的連續兩次操作的時間間隔，即使能信號E為低電平的時問，最小為700 ns?？梢?，兩者之間時序不能匹配。于是，在連續兩個命令之間加人了延時語句。雖然這種方法較之硬件實現效率要低，但完全可以滿足系統的設計要求。
???

6 結論
??? F2812的外部接口設計較之已有的DSP更加獨立、靈活。本文給出的它與外部慢速設備時序匹配的方法，簡單清楚、訪問直接、控制編程容易，有助于深入了解F2812芯片的時序特點，進一步方便了該芯片的推廣使用。