隨著社會(huì)生產(chǎn)與研究設(shè)計(jì)對(duì)噴繪產(chǎn)品高速化的需求與日俱增，傳統(tǒng)的數(shù)字噴墨式印刷機(jī)已經(jīng)不能滿足這種需求。而大幅面高速彩色噴繪機(jī)無(wú)論是在數(shù)據(jù)的傳輸速度還是在打印的質(zhì)量上都超過(guò)了傳統(tǒng)的數(shù)字噴墨式印刷機(jī)。但是，大幅面高速彩色噴繪機(jī)的技術(shù)并不是十分成熟，還有許多的地方可以改進(jìn)。

　　近年來(lái)，隨著微電子設(shè)計(jì)技術(shù)與工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路逐步發(fā)展到今天的專(zhuān)用集成電路(ASIC)。ASIC的出現(xiàn)降低了產(chǎn)品的生產(chǎn)成本，提高了系統(tǒng)的可靠性，縮小了電路的物理尺寸，推動(dòng)了社會(huì)的數(shù)字化進(jìn)程[1]。數(shù)字電路設(shè)計(jì)當(dāng)中用FPGA來(lái)實(shí)現(xiàn)FIFO的功能可以更好地解決并行性和實(shí)時(shí)性問(wèn)題，而且用FPGA實(shí)現(xiàn)的FIFO更容易修改和測(cè)試，可以降低成本和縮短開(kāi)發(fā)周期。

　　1像素?cái)?shù)據(jù)傳輸定時(shí)分析

　　像素?cái)?shù)據(jù)傳輸時(shí)序如圖1所示，像素?cái)?shù)據(jù)傳輸在CLK的同步下進(jìn)行，每次傳送256×2bit，使用256個(gè)CLK時(shí)鐘。在傳輸開(kāi)始前和傳輸結(jié)束后，CLK應(yīng)該保持在高電平。每次傳輸完后，等待3個(gè)連續(xù)的像素時(shí)鐘(PIXELCLK)，即點(diǎn)火信號(hào)，3個(gè)點(diǎn)火信號(hào)使存儲(chǔ)在噴頭中的像素?cái)?shù)據(jù)完成點(diǎn)火輸出。第一個(gè)點(diǎn)火脈沖有數(shù)據(jù)鎖存的功能，在該脈沖過(guò)后，前次接收的數(shù)據(jù)完成鎖存，可以開(kāi)始下一次的數(shù)據(jù)移位輸入工作，盡管此時(shí)上一次輸入的像素?cái)?shù)據(jù)還沒(méi)有消耗完。因此，可實(shí)現(xiàn)數(shù)據(jù)傳輸和點(diǎn)火同時(shí)進(jìn)行。在第一個(gè)點(diǎn)火脈沖到來(lái)期間，像素?cái)?shù)據(jù)和像素時(shí)鐘應(yīng)該保持不變。

?

　　2像素?cái)?shù)據(jù)格式

　　像素?cái)?shù)據(jù)分為點(diǎn)火和不點(diǎn)火兩種，點(diǎn)火的(噴出的)像素其數(shù)據(jù)要求為D2D1D0(D6D5D4)=111，不點(diǎn)火的(不噴出的)像素要求D2D1D0(D6D5D4)=000。因此，實(shí)際傳輸時(shí)可采用兩條信號(hào)線，一條負(fù)責(zé)D2D1D0的像素，另一條負(fù)責(zé)D6D5D4的像素，而在數(shù)據(jù)進(jìn)入噴頭之前，將輸入的1信號(hào)展開(kāi)成111，0信號(hào)展開(kāi)成000即可。這樣可用兩條信號(hào)線實(shí)現(xiàn)6條信號(hào)線的功能。

　　每次傳送，一個(gè)噴頭所需要的數(shù)據(jù)為512bit，其中，第0和第511bit必須為0，實(shí)際完成510孔數(shù)據(jù)的傳送，但是數(shù)據(jù)傳送使用的是256個(gè)CLK時(shí)鐘，每時(shí)鐘傳送2bit。分作兩條信號(hào)線傳輸，一條是D2D1D0負(fù)責(zé)256~511孔的數(shù)據(jù)傳送，D6D5D4負(fù)責(zé)0~255孔的數(shù)據(jù)傳送。這就要求有一種電路，先緩沖256~511孔的數(shù)據(jù)，再將0~255孔的數(shù)據(jù)與之合并后同時(shí)傳送到噴頭。

　　如考慮圖像的存儲(chǔ)格式，噴頭應(yīng)該倒置，即510孔的位置在前，0孔的位置在后，即實(shí)際的像素?cái)?shù)據(jù)的順序號(hào)與噴頭的孔號(hào)相反，噴頭的像素?cái)?shù)據(jù)如表1所示。