2.1 短波差分跳頻信號發(fā)生器的整體設(shè)計(jì)

　　差分跳頻信號發(fā)生器的功能為根據(jù)傳輸信息數(shù)據(jù)、前一跳的差分跳頻信號頻率控制字、m序列和G函數(shù)規(guī)則產(chǎn)生當(dāng)前跳的跳頻頻率控制字，由跳頻的頻率控制字來控制數(shù)字頻率合成器，產(chǎn)生對應(yīng)頻率的數(shù)字差分跳頻信號，最后通過DA轉(zhuǎn)換模塊變?yōu)?a href="http://m.1cnz.cn/analog/" target="_blank">模擬差分跳頻信號輸出。

　　根據(jù)差分跳頻信號產(chǎn)生模塊的功能，并結(jié)合FPGA平臺的器件特性，設(shè)計(jì)的短波差分跳頻信號發(fā)生器的整體結(jié)構(gòu)如圖3所示。

?

　　從圖3可以看出差分跳頻信號發(fā)生器共包含6個關(guān)鍵模塊：DCM模塊、G函數(shù)運(yùn)算模塊、頻率控制字解析模塊、數(shù)字頻率合成模塊、單頻數(shù)字載波提取模塊和DA轉(zhuǎn)換模塊。各模塊相互協(xié)作，共同實(shí)現(xiàn)差分跳頻系統(tǒng)信號發(fā)生器的功能。其中，DCM模塊為其他各模塊、各單元提供不同的時鐘驅(qū)動;DA轉(zhuǎn)換模塊將數(shù)字差分跳頻信號變?yōu)槟M差分跳頻信號輸出。其他關(guān)鍵模塊的設(shè)計(jì)將在下一節(jié)做詳細(xì)講述。

　　2.2 短波差分跳頻信號發(fā)生器的關(guān)鍵模塊設(shè)計(jì)

　　2.2.1 G函數(shù)運(yùn)算模塊

　　G函數(shù)運(yùn)算模塊共包括5個功能單元：串并轉(zhuǎn)換單元、m序列產(chǎn)生單元、m序列控制單元、G函數(shù)運(yùn)算單元和G函數(shù)校驗(yàn)單元。

　　串并轉(zhuǎn)換單元對輸入數(shù)據(jù)進(jìn)行處理，由于數(shù)據(jù)每次只有1bit輸入，因此輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換單元后，可以變?yōu)槊看蝹鬏?bits或4bits數(shù)據(jù)。

　　m序列生成單元利用多級線性反饋移位寄存器生成m序列。

　　m序列控制單元將每次選取m序列的兩個最高位作為m序列控制位，控制差分跳頻信號頻率控制字所在的子集。

　　G函數(shù)運(yùn)算單元根據(jù)G函數(shù)規(guī)則、m序列的兩位控制位、傳輸?shù)臄?shù)據(jù)信息以及前一跳的跳頻頻率控制字，產(chǎn)生當(dāng)前跳的跳頻頻率控制字。

　　G函數(shù)校驗(yàn)單元判斷第n跳和n-2跳的跳頻頻率控制字是否相同，如果相同，則放棄當(dāng)前m序列的控制作用，將跳頻子集變換，用另一個規(guī)則產(chǎn)生當(dāng)前跳的跳頻頻率控制字。

　　2.2.2 數(shù)字頻率合成模塊

　　數(shù)字頻率合成子模塊共包含8個數(shù)字頻率合成器，用來產(chǎn)生不同頻率的數(shù)字載波信號。差分跳頻信號產(chǎn)生邏輯控制模塊根據(jù)差分跳頻信號頻率控制字產(chǎn)生對應(yīng)數(shù)字頻率合成單元的控制信號，為節(jié)省輸入輸出端口，在控制信號和時鐘驅(qū)動信號的控制下，1個數(shù)字頻率合成單元產(chǎn)生的不同頻率的數(shù)字載波信號經(jīng)過時鐘交疊合并為一路數(shù)字信號，同時生成一個通道交互信號，差分跳頻信號產(chǎn)生邏輯控制子模塊根據(jù)頻率控制字所指定的單一頻率的數(shù)字載波信號所在通道，按通道交互信號進(jìn)行單一頻率數(shù)字載波信號的提取。

　　2.2.3 頻率控制字解析模塊和單頻數(shù)字載波提取模塊

　　頻率控制字解析單元在輸入時鐘的控制下，將頻率控制字解析，產(chǎn)生數(shù)字頻率合成器選擇控制信號和通道選擇控制信號，同時將通道選擇控制信號發(fā)送給數(shù)字載波信號合并控制單元。數(shù)字載波信號合并控制模塊通過通道交互信號、數(shù)字頻率合成模塊輸出的數(shù)字信號和通道選擇控制信號，在時鐘的驅(qū)動下，將數(shù)字載波信號合并為一路信號輸出。最后將數(shù)字信號輸出發(fā)送給DA轉(zhuǎn)換模塊，將其變?yōu)槟M信號。

　　3 短波差分跳頻信號發(fā)生器的實(shí)現(xiàn)

　　本設(shè)計(jì)采用XILINX公司推出的型號為XC4VSX35-10FF66的FPGA開發(fā)板，利用XILINX公司提供的FPGA開發(fā)工具套件，使用Verilog和VHDL兩種語言編寫完成。

　　數(shù)字頻率合成子模塊的8個數(shù)字頻率合成器，每個數(shù)字頻率合成單元生成8路不同頻率的數(shù)字載波信號，共可生成64個不同頻率的數(shù)字載波信號，G函數(shù)的頻率控制字與差分跳頻信號頻率對照表如表3所示。

?

　　圖4為基于FPGA的短波差分跳頻信號發(fā)生器軟件仿真圖，最下方的信號為輸出的數(shù)字差分跳頻信號，由仿真時間可以看出每經(jīng)過200μs輸出的差分跳頻信號頻率發(fā)生一次變化，即實(shí)現(xiàn)跳速為5000hop/s。圖5為數(shù)字差分跳頻信號經(jīng)DA轉(zhuǎn)換后變?yōu)槟M差分跳頻信號的硬件測試結(jié)果，其中(a)為示波器顯示圖，(b)為頻譜分析儀顯示圖。

?

　　4 結(jié)束語

　　短波差分跳頻通信系統(tǒng)為高速率短波傳輸提供了一種新的方法。差分跳頻體制集調(diào)制、解調(diào)和跳頻圖案于一體，是一種特殊的調(diào)制解調(diào)方式，具有數(shù)字化程度高、極易實(shí)現(xiàn)高跳速和高數(shù)據(jù)率、抗跟蹤干擾能力強(qiáng)等優(yōu)點(diǎn)。本文在介紹差分跳頻G函數(shù)算法原理基礎(chǔ)之上，對短波差分跳頻信號發(fā)生器進(jìn)行了基于FPGA的整體系統(tǒng)優(yōu)化設(shè)計(jì)，并分別在軟件和硬件環(huán)境下進(jìn)行了仿真與實(shí)現(xiàn)。