?我們需要越來越復雜的芯片和SoC，用于所有使用人工智能等最新技術的新應用。例如，包含118億個晶體管的蘋果的5nm SoC A14具有6核CPU，4核GPU和16核NPU引擎，每秒能夠進行11萬億次操作；而AWS 7nm 64位Graviton2定制處理器包含了更多的300億個晶體管。設計如此復雜的芯片需要一個標準且經過驗證的驗證流程，該流程涉及使用各種驗證方法和技術在各個級別進行廣泛的驗證，從IP到子系統再到SoC。

在本文中，讓我向您介紹用于驗證IP、子系統和SoC的各種驗證方法，并解釋為什么我們需要像PSS這樣的新方法/標準。

對于處理 SoC 驗證流程的驗證工程師來說，了解如何使用 SoC 構建電子系統至關重要，無論是在 IP 級別進行白盒驗證、在子系統級別進行灰盒驗證，還是在 SoC 級別進行黑盒驗證。

如何使用 SoC 構建電子系統？

任何芯片、簡單的嵌入式微控制器或復雜的片上系統 [SoC] 都將具有一個或多個處理器。圖1顯示了一個復雜的電子系統，該系統由智能手機等電子設備所需的硬件和軟件組成。

圖1：電子系統和片上系統

硬件由復雜的SoC組成，該SoC包含設備所需的幾乎所有組件。就智能手機而言，我們集成了所有稱為IP[知識產權]的硬件組件，如CPU、GPU、DSP、應用處理器、接口IP 如USB，UART，SPI，I2C，GPIO，以及系統控制器、內存與控制器、藍牙和WiFi等，并由此創建出SoC。

該件由應用軟件和系統軟件組成。應用軟件提供用戶界面，系統軟件提供接口，使應用軟件處理硬件。在智能手機的情況下，應用軟件可以是YouTube，Netflix，GoogleMap等移動應用程序，系統軟件可以是操作系統[OS]，如ios或Android。系統軟件提供固件和協議棧等所有內容，以及應用軟件與硬件接口所需的操作系統。操作系統并行管理多個應用程序線程、內存分配和 I/O 操作，作為系統軟件的核心組件。

接下來解釋一下整個系統是如何工作的，就像智能手機一樣。例如，當你調用智能手機上的計算器等應用時，操作系統會將可執行二進制文件從存儲內存加載到RAM中。然后，它立即將其起始地址加載到其處理器的程序計數器[PC]中。處理器 [ARM/x86/RISC-V] 執行加載到 PC [RAM 地址] 所指向的 RAM/緩存中的二進制文件。這個預編譯的二進制文件只不過是處理器的機器語言，因此處理器根據其指令[ADD/SUB/MULT/LOAD]執行應用程序并計算結果。

使用處理器了解SoC設計過程可以幫助驗證工程師在系統級處理任何復雜的子系統/芯片驗證。作為SoC驗證過程的一部分，驗證工程師可能需要處理各種事情，例如系統建模的虛擬原型設計，IP，子系統和SoC功能驗證，硬件 - 軟件協同驗證，仿真，ASIC原型設計，硅后驗證等。因此，它需要對硬件和軟件有凝聚力和完整的了解，才能作為驗證專家獨立工作，有時還需要與軟件團隊密切合作，以處理軟件，RTOS /固件/堆棧，以進行芯片/系統級驗證。

現在讓我們探討各種驗證方法。

IP驗證

IP 是任何 SoC 的基本構建塊。因此，IP驗證需要詳盡的白盒驗證，這需要形式驗證和隨機模擬等方法，特別是對于處理器IP，因為一切都是由它們作為任何SoC的核心組件啟動和驅動的。圖 2 顯示了我們如何通過基于 SystemVerilog 的 UVM TB 的詳盡隨機模擬來驗證處理器 IP。所有處理器指令都可以使用各種隨機值進行模擬，從而生成功能、斷言和代碼覆蓋率。我們使用覆蓋范圍來衡量驗證的進度和質量，然后進行最終的驗證簽核。IP 級驗證要求在 HVL 編程、正式和動態 ABV、仿真調試以及使用 VIP 和 EDA 工具方面具備良好的專業知識。

圖2 RISC-V 紫外光驗證環境

ABV- 基于斷言的驗證，VIP – 驗證 IP

UVM-通用驗證方法 UVC-UVM 驗證組件

BFM總線功能模型VIP驗證IP RAL寄存器抽象層 子系統驗證

子系統主要由預驗證的IP和一些新建的IP組成，例如特定于芯片的網橋和系統控制器。圖 3 顯示了我們如何從子系統構建 SoC，該子系統使用 AMBA 等片上總線集成了所有必要的接口 IP、網橋和系統控制器。在這種情況下，我們更喜歡基于模擬的灰盒驗證，特別是使用驗證IP的隨機模擬。所有VIP，如AXI，AHB，APB，GPIO，UART，SPI和I2C UVC [UVM驗證組件]都將配置并與各自的接口連接。如圖 3 所示，我們創建了其他 TB 組件，如參考模型、記分板和 UVM RAL，以使驗證環境自檢。我們在頂層執行各種VIP UVM序列，驗證數據流，并測量總線的性能。

圖3 子系統UVM驗證環境

SoC芯片驗證

SoC主要由預先驗證的第三方IP和一些內部IP組成。通常，我們更喜歡使用硬件仿真或模擬（simulation/emulation）技術進行黑盒驗證，以進行SoC級驗證。例如，您可能會遇到復雜的 SoC 驗證環境，如圖 4 所示。SoC測試平臺[TB]將具有各種測試平臺組件，如標準UVM驗證IP[USB /藍牙/WiFi和標準接口]，帶有UVM包裝器的傳統HDL TB組件[JTAG Agent]，自定義UVM代理[固件代理]，以及一些顯示器，以及記分牌和SystemC / C /C++功能模型。在這種情況下，您將不得不在芯片級別處理固件和UVM序列。作為驗證工程師，您需要知道如何使用標準 VIP、傳統 HDL BVM 和固件代碼實現這種混合驗證環境，更重要的是，了解如何使用 EDA 工具自動執行simulation/emulation。

圖 4：SoC 驗證環境

UVM-通用驗證方法 UVC-UVM 驗證組件

BFM總線功能模型VIP驗證IP RAL寄存器抽象層

讓我解釋一下它是如何工作的。例如，如果SoC使用ARM處理器，通常我們將ARM RTL [加密網表/RTL]替換為其稱為DSM [設計仿真模型]的功能模型，該模型可以使用固件[用C編寫]作為激勵來啟動任何操作并驅動所有其他外設[RTL IP]。因此，SoC 驗證人員編寫 UVM 序列，通過固件測試用例生成各種定向場景，并驗證 SoC 功能。在仿真過程中，固件C源代碼被編譯為目標代碼[ARM機器語言二進制文件]，該目標代碼將加載到片上RAM中。ARM 處理器模型 [DSM] 從內存中讀取目標代碼，并通過配置和驅動所有 RTL 外設模塊 [Verilog/VHDL] 來啟動操作。它適用于模擬和仿真（simulation/emulation）。如果 SoC 非常復雜，則首選硬件仿真以加速驗證過程并實現更快的驗證sign-off。

為什么選擇 PSS？

圖 5：IP、子系統和 SoC 驗證方法

PSS 定義：可移植測試和激勵標準定義了一個規范，用于創建激勵和測試場景的單一表示形式，可供不同配置下不同集成級別的各種用戶使用，從而能夠生成在各種執行平臺上運行的場景的不同實現，包括但不限于， 仿真、仿真、FPGA 原型設計和后硅。使用此標準，用戶可以一次指定一組行為，從中可以派生多個實現。

圖6：PSS流程

如圖6所示，使用PSS，我們可以定義測試場景，并使用任何驗證技術在任何級別的IP/子系統/SoC上執行它們。例如，我們可以在 PSS 中定義 IP 的測試場景。在IP級驗證中，我們可以使用EDA從其PSS規范中生成斷言以進行形式驗證，如果需要，我們可以從相同的PSS規范生成UVM測試用例，用于SoC級別的模擬或仿真。我們不需要手動重寫 IP/子系統級測試用例，即可在 SoC 級別遷移和重用它們。PSS規范對于各種技術都保持不變。根據我們的選擇，如正式/模擬/仿真，EDA工具可以從任何語言或方法（如C / C++ / Verilog / SystemVerilog / UVM）的PSS形態生成測試用例。

形式驗證和PSS等方法正在不斷發展，同時EDA供應商也在使用ML等技術自動生成測試和驗證sign-off。因此，在不久的將來，該行業需要才華橫溢且技術嫻熟的驗證工程師，他們可以與芯片架構師合作，通過“按構造校正”方法推動首次硅成功的驗證過程，而不僅僅是處理黑盒驗證的傳統驗證人員，該驗證人員主要涉及編寫測試用例和管理回歸測試。您是否對芯片驗證感興趣，并為這項重要工作做好了準備？
編輯：黃飛

?