在追求不斷提高能效的過程中，MOSFET的芯片和封裝也在不斷改進。盡管四十多年來我們對這種器件有了很多了解，但目前將它們有效地應用于電源產品依然面臨挑戰(zhàn)。根據(jù)具體應用建立FET性能模型并采用電子表格記錄數(shù)據(jù)的經(jīng)驗豐富的設計人員，亦未能從熟悉的模型中獲得滿意的結果。

　　除了器件結構和加工工藝，MOSFET的性能還受其他幾個周圍相關因素的影響。這些因素包括封裝阻抗、印刷電路板（PCB）布局、互連線寄生效應和開關速度。事實上，真正的開關速度取決于其他幾個因素，例如切換的速度和保持柵極控制的能力，同時抑制柵極驅動回路電感帶來的影響。同樣，低柵極閾值還會加重Ldi/dt問題。

　　正因為了解電路中晶體管的性能很重要，所以我們將選用半橋拓撲。這種拓撲是電力電子裝置最常用的拓撲之一。這些例子重點介紹了同步壓降轉換器——一個半橋拓撲的具體應用。

　　共源極電感效應

　　圖1為具備雜散電感和電阻（由封裝鍵合線、引線框以及電路板布局和互連線帶來）等寄生效應的半橋電路。共源電感（CSI）傾向于降低控制FET（高邊FET）的導通和關斷速度。如果與柵極驅動串聯(lián)，通過CSI的電壓加至柵極驅動上，可使FET處于導通狀態(tài)（條件：V = -Ldi/dt），從而延遲晶體管的關斷。這也會增大控制FET的功耗，如圖2所示。

　　更高的功耗會導致轉換效率降低。另外，由于雜散電感，電路出現(xiàn)尖峰電壓的可能性很高。如果這些尖峰電壓超過器件的額定值，可能會引起故障。

　　為了消除或使這種寄生電感最小化，設計人員必須采用類似無引腳或接線柱的DirecFET等封裝形式，并采用使互連線阻抗最小化的布局。與標準封裝不同，DirecFET無鍵合線或引線框。因此，它可極大地降低導通電阻，同時大幅降低開關節(jié)點的振鈴，抑制開關損耗。