鋯石FPGA A4_Nano開發(fā)板視頻：NiOS II軟件框架結(jié)構(gòu)深入剖析
Nios Ⅱ處理器核 Nios Ⅱ處理器系列由三個(gè)不同的內(nèi)核組成，可以靈活地控制成本和性能，從而擁有....
鋯石FPGA A4_Nano開發(fā)板視頻：內(nèi)置IP核USRT的應(yīng)用實(shí)戰(zhàn)講解-中斷
UART是一種通用串行數(shù)據(jù)總線，用于異步通信。該總線雙向通信，可以實(shí)現(xiàn)全雙工傳輸和接收。在嵌入式設(shè)計(jì)....
鋯石FPGA A4_Nano開發(fā)板視頻：內(nèi)置IP核SPI的理論原理講解
SPI是串行外設(shè)接口（Serial Peripheral Interface）的縮寫，是一種高速的，....
鋯石FPGA A4_Nano開發(fā)板視頻：內(nèi)置IP核UART的理論原理講解
UART將要傳輸?shù)馁Y料在串行通信與并行通信之間加以轉(zhuǎn)換。作為把并行輸入信號(hào)轉(zhuǎn)成串行輸出信號(hào)的芯片，U....
鋯石FPGA A4_Nano開發(fā)板視頻：Avalon總線規(guī)范的講解
Nios系統(tǒng)的所有外設(shè)都是通過(guò)Avalon總線與Nios CPU相接的，Avalon總線是一種協(xié)議較....
鋯石FPGA A4_Nano開發(fā)板視頻：內(nèi)置IP核SystemID的講解
System ID用來(lái)在區(qū)域內(nèi)唯一標(biāo)識(shí)主機(jī)或路由器。在設(shè)備的實(shí)現(xiàn)中，它的長(zhǎng)度固定為48bit（6字節(jié)....
鋯石FPGA A4_Nano開發(fā)板視頻：內(nèi)置IP核JTAG-UART的講解
JTAG UART是要自己添加的一個(gè)IP核，通常用來(lái)是實(shí)現(xiàn)PC和Nios II系統(tǒng)間的串行通信接口，....
鋯石FPGA A4_Nano開發(fā)板視頻：NiOS II硬件框架結(jié)構(gòu)深入剖析（1）
Nios Ⅱ處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（IDE）、JTAG調(diào)試器、實(shí)時(shí)操....
鋯石FPGA A4_Nano開發(fā)板視頻：讓你的Qsys系統(tǒng)上電自啟動(dòng)
QSYS是SoPC Builder的新一代產(chǎn)品。QSYS系統(tǒng)集成工具自動(dòng)生成互聯(lián)邏輯，連接IP和....
鋯石FPGA A4_Nano開發(fā)板視頻：軟核演練（3）
IP軟核通常是用HDL文本形式提交給用戶，它經(jīng)過(guò)RTL級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物....
鋯石FPGA A4_Nano開發(fā)板視頻：什么是Qsys？如何構(gòu)建一個(gè)Qsys系統(tǒng)？
視頻中進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qsys豐富多彩的內(nèi)置IP，以及Avalon總線接....
鋯石FPGA A4_Nano開發(fā)板視頻：AD的實(shí)際應(yīng)用
模/數(shù)轉(zhuǎn)換器或者模數(shù)轉(zhuǎn)換器是指將連續(xù)變化的模擬信號(hào)轉(zhuǎn)換為離散的數(shù)字信號(hào)的器件。真實(shí)世界的模擬信號(hào)，例....
鋯石FPGA A4_Nano開發(fā)板視頻：按鍵外設(shè)計(jì)進(jìn)階
單片機(jī)組成的小系統(tǒng)中，有的需要人機(jī)交互功能，按鍵是最常見的輸入方式。最常見的按鍵電路大致有，一對(duì)一的....
鋯石FPGA A4_Nano開發(fā)板視頻：寄存器與計(jì)數(shù)器
計(jì)數(shù)器就是實(shí)現(xiàn)這種運(yùn)算的邏輯電路，計(jì)數(shù)器在數(shù)字系統(tǒng)中主要是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，以實(shí)現(xiàn)測(cè)量、計(jì)數(shù)和控....
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)碼管外設(shè)講解
數(shù)碼管的最常見形式有10個(gè)陰極，形狀為數(shù)字0到9，某些數(shù)碼管還有一個(gè)或兩個(gè)小數(shù)點(diǎn)。然而也有其他類型的....
鋯石FPGA A4_Nano開發(fā)板視頻：PLL IP核的使用講解
PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。....
鋯石FPGA A4_Nano開發(fā)板視頻：RAM IP的使用講解
隨機(jī)存取存儲(chǔ)器（RAM）既可向指定單元存入信息又可從指定單元讀出信息。任何RAM中存儲(chǔ)的信息在斷電后....
鋯石FPGA A4_Nano開發(fā)板視頻：時(shí)序邏輯電路
時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，....
鋯石FPGA A4_Nano開發(fā)板視頻：時(shí)序電路的分析與設(shè)計(jì)
時(shí)序電路，是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)....
鋯石FPGA A4_Nano開發(fā)板視頻：Verilog關(guān)于問(wèn)題解惑
Verilog HDL語(yǔ)言不僅定義了語(yǔ)法，而且對(duì)每個(gè)語(yǔ)法結(jié)構(gòu)都定義了清晰的模擬、仿真語(yǔ)義。因此，用這....
鋯石FPGA A4_Nano開發(fā)板視頻：Verilog基礎(chǔ)知識(shí)和語(yǔ)法的講解
Verilog HDL是一種硬件描述語(yǔ)言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)....
鋯石FPGA A4_Nano開發(fā)板視頻：FIFO IP核的使用講解
FIFO是隊(duì)列機(jī)制中最簡(jiǎn)單的，每個(gè)接口上都存在FIFO隊(duì)列，表面上看FIFO隊(duì)列并沒(méi)有提供什么QoS....
鋯石FPGA A4_Nano開發(fā)板視頻：數(shù)字電路基礎(chǔ)知識(shí)
數(shù)字集成電路有各種門電路、觸發(fā)器以及由它們構(gòu)成的各種組合邏輯電路和時(shí)序邏輯電路。一個(gè)數(shù)字系統(tǒng)一般由控....
鋯石FPGA A4_Nano開發(fā)板視頻：ROM IP核的使用講解
ROM 是 read only memory的簡(jiǎn)稱，表示只讀存儲(chǔ)器。只讀存儲(chǔ)器（ROM）是一種在正常....
鋯石FPGA A4_Nano開發(fā)板視頻：SignalTap II軟件使用講解
SignalTap II全稱SignalTap II Logic Analyzer是第二代系統(tǒng)級(jí)調(diào)試....
鋯石FPGA A4_Nano開發(fā)板視頻：ModelSim軟件使用講解
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯....
鋯石FPGA A4_Nano開發(fā)板視頻：FPGA探索之旅
與傳統(tǒng)模式的芯片設(shè)計(jì)進(jìn)行對(duì)比，F(xiàn)PGA 芯片并非單純局限于研究以及設(shè)計(jì)芯片，而是針對(duì)較多領(lǐng)域產(chǎn)品都能....
工商網(wǎng)監(jiān)